当前位置：文档之家 › chapter2MCS-51单片机的硬件结构及工作原理

chapter2MCS-51单片机的硬件结构及工作原理

  • 格式：ppt
  • 大小：4.29 MB
  • 文档页数：175

下载文档原格式

  / 175

合集下载

第2章MCS-51单片机的硬件结构与原理

第2章MCS-51单片机的硬件结构与原理

XTAL2（18引脚）：内部振荡电路高增益反相放大器的 输出端，接外接晶振的另一个引脚。
当采用外部振荡器时，对于HMOS单片机，XTAL1引脚 接地，XTAL2接片外振荡脉冲输入（带上拉电阻）；对 于CHMOS单片机，XTAL2引脚接地，XTAL1接片外振 荡脉冲输入（带上拉电阻）。
2.2.4 封装与引脚
外部中断1 定时/计数器T1溢出中断
串行口中断
2.2.3存储器结构
表2-3中断入口地址
中断源 外部中断0 定时/计数器T0 外部中断1 定时/计数器T1
串行口 定时/计数器T2（仅52资系列有）
入口地址 0003H 000BH 0013H 001BH 0023H 002BH
2.2.3存储器结构
2.数据存储器
2.2.4 封装与引脚
4.并行I/O引脚
1）P0口（39~32脚）：P0.0~P0.7统称为P0口，是一个 漏极开路的8位双向I/O口。在不接片外存储器与不扩 展I/O口时，作为准双向输入/输出口。在接有片外存 储器或扩展I/O口时，P0口分时复用为低8位地址总线 和双向数据总线。
2.2.2中央处理器（CPU）
1.控制器 （1） 程序计数器（PC） （2）指令寄存器 （3）指令译码器 （4）数据指针（DPTR） （5）振荡器及定时电路
图2-2 MCS-51单片机内部结构图
2.2.2中央处理器（CPU）
2.运算器
（1）算术逻辑运算单元（ALU）
ALU是一个8位的运算器，它不仅可以完成8位二进制数据的 加、减、乘、除等基本的算术运算，还可以对8位变量进行 按位“与”、“或”、“异或”、循环移位、求补、清零等 逻辑运算。ALU还具有一般的微机ALU所不具备的功能，即 位处理操作功能，如清0、置位、“与”、“或”等操作。
第2章 MCS51单片机内部硬件结构及原理

第2章 MCS51单片机内部硬件结构及原理


第 2 章 MCS-51单片机内部硬件结构及原理
3. 控制信号
控制信号与其它电源复用引脚。 RST/*VPD（9脚）: RST即为RESET, VPD为备 用电源, 该引脚为单片机的上电复位或掉电保 护端。 ALE/*PROG(30脚): 当访问外部存储器时, ALE （允许地址锁存信号）以每机器周期输出两次 信号, 用于锁存出现在P0口的低8位地址。 *PSEN （29脚）: 片外程序存储器读选通信号输 出端, 低电平有效。 *EA/VPP （31脚）: 为访问外部程序存储器控制 信号, 低电平有效。
2.1 MCS -51单片机内部结构及引脚功能 2.1.1 内部结构 按功能部件划分部硬件结构及原理
9大部件: 中央处理机CPU：8位。 数据存储器RAM ：128个字节。 程序只读存储器ROM或EPROM： 4 KB，8031无。 特殊功能寄存器SFR ：18个。 4个8位并行输入输出I/O接口: P0口、 P1口、 P2口、 P3口（共32线）, 用于并行输入或输出数据。 串行I/O接口：1个，全双工。 定时器/计数器：2个，16位。 中断系统： 5个，2优先级。
Cy AC F0 RS1 RS0 OV --P
CY（PSW.7）——进位标志位。 AC（PSW.6）——辅助进位（或称半进位）标志。 F0（PSW.5）——由用户定义的标志位。 RS1（PSW.4）、 RS0（PSW.3）——工作寄存器 组选择位。 OV（PSW.2）——溢出标志位。 由硬件置位或清 零。 PSW.1——未定义位。 P（PSW.0）——奇偶标志位
引脚功能分类
第 2 章 MCS-51单片机内部硬件结构及原理
1. 主电源引脚Vcc和Vss VCC（40脚）: 接+5 V电源正端; VSS（20脚）: 接+5 V电源地端。 2. 外接晶体引脚XTAL1和XTAL2 XTAL1（19脚）: 接外部石英晶体的一 端。 当采用外部时钟时, 该引脚接地。 XTAL2（18脚）: 接外部晶体的另一端。 当采用外部时钟时，作为外部振荡信号 的输入端。
第2章MCS--51系列单片机的结构及原理

第2章MCS--51系列单片机的结构及原理

（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
第2章MCS-51单片机的结构和原理

第2章MCS-51单片机的结构和原理


熟悉复位后各寄存器的状态，可以减短初始化程序。
2.6 89C51单片机的低功耗工作方式
8051：HMOS（高密度短沟道MOS）半导体工艺 89C51：CHMOS=HMOS+CMOS
SFR：特殊功能寄存器区
片外RAM 0000H-FFFFH
如何区分0000-00FFH的地址空间是片内RAM还是片 外RAM？
PSW位地址
数据存储器
FFFFH
CY AC F0 RS1 RS0 OV F1 P
1 1 第3区 1 0 第2区 0 1 第1区 0 0 第0区 RS1 RS0 寄存器区
物理结构
ROM
片内、片外
RAM
片内、片外
逻辑结构（从用户使用的角度看）
ROM：
MOVC
0000-FFFFH
片内RAM ：MOV
0000-00FFH
片外RAM： MOVX
0000-FFFFH
64KB 256B 64KB
存 储 器
4K
1
40
2
39
3
38
4
37
5 6
8031
36 35
3 9 P00 3 8 P01 3 7 P02 3 6 P03 3 5 P04 3 4 P05 3 3 P06 3 2 P07
2 1 P20 2 2 P21 2 3 P22 2 4 P23 2 5 P24 2 6 P25 2 7 P26 2 8 P27
VCC 40 20 10 RXD 1 1 TXD 3 0 ALE 2 9 PSEN
单片机最小系统
R6
R4
1 0K
1 01
VCC
S1
C8
P10 1 P11 2 P12 3 P13 4 P14 5 P15 6 P16 7 P17 8
第2章 MCS-51单片机的硬件结构

第2章 MCS-51单片机的硬件结构

CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
第2章MCS51单片机硬件结构和原理

第2章MCS51单片机硬件结构和原理

单片机原理与接口技术
第2章 MCS-51单片机 硬件结构和原理
2020/11/26
单片机原理与接口技术.牛昱光.电子工业出版社
返回目录
1
本章教学要求
熟悉MCS-51单片机CPU内部组成结构、各功 能部件的作用；
掌握MCS-51单片机引脚功能； 掌握存储器的组织结构； 掌握P0～P3并行I/O口结构； 掌握时钟电路、CPU时序和复位电路。
2020/11/26
单片机原理与接口技术.牛昱光.电子工业出版社
复位引脚
返回目录
11
2.2.1 单片机的引脚功能
地址锁存允许信号ALE
在访问外部存储器时，ALE 用来锁存P0送出的低8位地 址信号。PROG是对8751内 部EPROM编程时的编程脉 冲输入端。
读选通信号PSEN
外部程序存储器的读选通信
在使用内部振荡电路时， 这两个端子用来外接石
英晶体，振荡频率为晶 体振荡频率，振荡信号 送至内部时钟电路产生
时钟脉冲信号。
2020/11/26
单片机原理与接口技术.牛昱光.电子工业出版社
返回目录
9
2.2.1 单片机的引脚功能
3. 控制信号引脚
RST为复位信号输入端 VPD 为 内 部 RAM 的 备 用电源输入端 PSEN 外部程序存储器 的读选通信号 ALE 地 址 锁 存 允 许 信 号
2020/11/26
单片机原理与接口技术.牛昱光.电子工业出版社
返回目录
3
本章目录
2.5 并行输入/输出端口 2.5.1 P1口 2.5.2 P2口 2.5.3 P3口 2.5.4 P0口 2.5.5 并行口的应用
2.7 单片机的工作方式 2.7.1 复位方式 2.7.2 程序执行方式 2.7.3 低功耗运行方式
第二章MCS51单片机的硬件结构.ppt

第二章MCS51单片机的硬件结构.ppt

第二章 MCS-51单片机的硬件结构
内容提要
§2.1 单片机内部结构 §2.2 芯片引脚 §2.3 中央处理器 §2.4 存储器结构 §2.5 并行I/O端口 §2.6 时钟电路 §2.7 复位电路
学习目的和要求
• 熟悉Intel MCS-51系列单片机内部结构及工作原理 • 掌握MCS-51的存储器配置及特点 • 熟悉掌握21个特殊功能寄存器(SFR)的功能 • 了解并行I/O端口内部结构 • 掌握各个引脚的功能 • 了解CPU的时序及单片机的工作过程 • 熟悉单片机的复位电路及复位功能 • 熟悉掌握堆栈的概念
§2.2 芯片引脚
PSEN（29脚）：外部程序存储器的读选通信号 每个机器周期两次有效。 可以驱动8个LS型TTL负载。
说明：一个信号引脚有两种功能， 但两种信号功能是在不同工作方式下的信号， 因此不会发生使用上的冲突。
§2.2 芯片引脚
3. I/O口引脚
• P0口：双向8位三态I/O口，此口为地址总线（低8位）及 数据总线分时复用口，可驱动8个LS型TTL负载。
复位后，SP中的内容为07H。 堆栈向上生长
§2.4 存储器结构
2)数据指针DPTR
高位字节寄存器用DPH表示，低位字节寄存器用DPL表示。
3) I/O端口P0 ～ P3
P0～P3分别为I/O端口P0～P3的锁存器。
4) 寄存器B
为执行乘法和除法操作设置的。 在不执行乘、除的情况下，可当作一个普通寄存器来使 用。
P3 .1
P0.4
P3.2
P0.3
P3.3
P0.2
P3.4
P0.1
P3.5
P0.0
控
P3.6
ALE
制
P3.7
2MCS51单片机的基本结构与工作原理

2MCS51单片机的基本结构与工作原理

第二章MCS51单片机的基本结构与工作原理一、8051单片机内部包含哪些主要逻辑功能部件？提示：（1）CPU—包括运算器和控制器。

其中运算器主要有运算逻辑部件ALU（实质上就是一个全加器）、累加器A、暂存器TMP（如B寄存器、数据指针DPTR）、程序状态字PSW（寄存程序运行的状态信息）；控制器主要有程序计数器PC（实质是加1计数器）、指令寄存器IR（存放指令操作码的专用寄存器）、指令译码器、定时控制逻辑电路（按指令的性质发出一系列定时信号）、条件转移逻辑电路。

（2）内部RAM。

共有256个RAM单元。

其中低128个单元（00H—7FH）供用户使用，高128个单元（80H—FFH）是专用寄存器，有着特殊逻辑功能（又名特殊功能寄存器SFR）。

（3）内部ROM。

8031内部无ROM，8051有4KB掩膜ROM。

（4）定时/计数器。

MCS51共有2个16位的定时/计数器（T0、T1）。

（5）并行I/O口。

MCS51共有4个8位并行I/O口（P0、P1、P2、P3）。

（6）串行口。

MCS51有1个全双工的串行口。

（7）中断控制系统。

MS51共有5个中断源，且分两个优先级别。

（8）时钟电路。

系统允许的最高晶振频率为12MHz（主要用于通信）。

二、MCS51问片内RAM、片外提示：（1（2）（片内外统一编址空间共64KB）、128个单元中的21个单元SFR，高128个单元中的107个空闲地址，用户不能使用。

切记！）、片外数据存储器（寻址空间64KB）。

（3）从功能上划分为程序存储器、内部数据存储器、特殊功能寄存器、位地址空间、外部数据存储器。

访问片内RAM的指令助记符是MOV；如MOV P1，A访问片外RAM的指令助记符是MOVX；如MOVX @DPTR ，A访问片外ROM的指令助记符是MOVC；如MOVC A，@A+PC三、MCS51单片机片内RAM按用途可以划分几个区域？各有什么作用？（片内RAM低128单元划分哪三个主要部分？各部分主要功能是什么？）提示：片内RAM是最灵活的地址空间，在物理上分成两个独立的功能不同的区域，即低128个单元（00H —7FH）的数据RAM区、高128个单元（80H—FFH）的特殊功能寄存器SFR区（见下一题的回答）。

第2章 MCS-51系列单片机的结构及原理

第2章 MCS-51系列单片机的结构及原理


2.3 引脚功能——封装形式
40P6-PDIP
单 片 机 技 术
2.3 引脚功能——引脚含义
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST RXD/ P3. 0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4 T1/ P3.5 WR/ P3.6 RD/ P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 24 22 21 VCC P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
2mcs51系列单片机的内部总体结构88微处理器运算部件b数据存储器ramp0口p2口程序存储器特殊功特殊功能寄存器sfrromepromvccvss图21mcs51单片机的基本结构控制部件p1口p3口串行口定时计数器中断系统88xtal1xtal2psenaleeareset端口0驱动器端口2驱动器ram地址锁存器ram1288端口0锁存器端口2锁存器rom4k8b寄存器程序地址寄存器缓冲器寄存器vcc5vvss堆栈指针spacctmp2tmp1p00p07p20p27图22mcs51片内总体结构框图rstpc1寄存器pcdptr指针p10p17psw端口3锁存器端口1锁存器端口1驱动器端口3驱动器scontl0tmodth1iepconth0sbuftxrx中断串行口和定时器逻辑tcontl1iposcp30p37alepsenxtal2xtal1alu指令寄存器定时与控制指令译码器返回本节2
第2章MCS-51系列单片机的基本硬件结构

第2章MCS-51系列单片机的基本硬件结构


1000H 0FFFH
片外程序存储器 最大64K） （最大 ）
0000H
1. 需要注意几点： 需要注意几点：
程序存储器是用来存放编好的程序、 程序存储器是用来存放编好的程序、常数 和表格的。 和表格的。 当引脚EA=1时，系统使用片内的4KROM 时 系统使用片内的 当引脚 来存储程序。 来存储程序。EA=0时，系统使用片外的 时 ROM。 。 无论是使用片内还是使用片外的ROM（既 （ 无论是使用片内还是使用片外的 EA=1或EA=0），其起始地址都是从 ），其 或 ）， 起始地址都是从 0000H单元开始。 单元开始。 单元开始
控制器
运算器
时钟电路
4KROM 程序存储器
256BRAM 数据存储器
2X16位 位 定时/计数器 定时 计数器
CPU 处理器
64KB总线 总线 扩展控制器
可编程I/O 可编程 端口P0-3 端口
可编程 串行口
2.1.2 MCS-51单片机的引脚定义 单片机的引脚定义
1. MCS-51单片机有两种封装形式： MCS-51单片机有两种封装形式： 单片机有两种封装形式
P3.2 INT0 P3.3 INT1
2.2 MCS-51单片机的存储器的配置 单片机的存储器的配置
2.2.0 MCS-51单片机存储器的 MCS-51单片机 单片机存储器的 配置特点 2.2.1 程序存储器(片内与片外) 程序存储器 片内与片外) 存储器( 2.2.2 内部数据存储器RAM 内部数据存储器 存储器RAM 2.2.3 外部数据存储器
RST/Vpd（9脚）： （ 脚 在系统上电震荡器开始工作时， 在系统上电震荡器开始工作时， 在内部加 在此引脚上有一个两个时钟周期的高电平 两个时钟周期的高电平使单 在此引脚上有一个两个时钟周期的高电平使单 片机复位。但为了使系统复位可靠，建议外加 片机复位。但为了使系统复位可靠， 一个上电复位电路，延长复位的时间。 一个上电复位电路，延长复位的时间。当单片 机掉点时， 机掉点时，此引脚可以接入备用电源向单片机 内部的RAM供电，以防止 供电， 中的数据丢失。 内部的 供电 以防止RAM中的数据丢失。 中的数据丢失 注意：在复位状态下：所有SFR的内容全 注意：在复位状态下：所有 的内容全 变为“ ，端口输出“ 。 内容不变。 变为“0”，端口输出“1”。RAM内容不变。 内容不变
第二章 MCS-51单片机的硬件结构与工作原理

第二章 MCS-51单片机的硬件结构与工作原理


机器周期、指令周期与指令时序
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1
P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P P P P P P P P P P P P 1 2 1 2 1 2 1 2 1 2 1 2
时 钟 ALE
一个机器周期=12时钟周期
在访问外部RAM时（即执行MOVX类指令）， 这两次有效的 PSEN不出现。PSEN可驱动8 个LSTTL负载。
4) EA/VPP
EA :内外程序存储器选择控制端。 输入高电平，CPU访问内部程序存储器(4K)。 PC值超过0FFFH时，将自动执行片外程序存储器 的程序。 输入低电平，CPU仅访问片外程序存储器。
内部时钟方式
机器周期、指令周期与指令时序
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1
P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P P P P P P P P P P P P 1 2 1 2 1 2 1 2 1 2 1 2
时 钟 ALE
一个机器周期=12时钟周期
制造工艺为HMOS的 MCS-51的单片机都采用 40只引脚的双列直插封 装(DIP）方式，目前大 多数为此类封装方式。 制造工艺为 CHMOS的 80C51/80C31除采用 DIP封装外，还采用 方形封装方式，为 44只引脚。
40只引脚按其功能来分，可分为 三部分：
1.电源及时钟引脚： Vcc、Vss；XTAL1、XTAL2
CPU 发 出 的 时 序信号有两种： 1. 对片内各 个功能部件的控 制信号 2. 对片外存 储 器 或 I/O 端 口 的控制信号 后者对于分析设 计硬件接口电路 至关重要。

chapter2MCS-51单片机的硬件结构及工作原理


ALU
PC 增 1 中断、串行口及定时器 PC DPTR
PSW
PSEN ALE EA RST
P1 锁存器 P1 驱动器
P3 锁存器
控制器
OSC XTAL1 XTAL2 P1.0～P1.7 P3.0～P3.7 P3 驱动器
2013-8-23
中原工学院信息商务学院 单片机内部结构框图
4
单片机的基本组成
高电压写入 紫外线擦除 低电压写入 电擦除
2013-8-23
中原工学院信息商务学院
7
4. 并行I/O端口 MCS-51单片机有四个8位并行I/O端口P0~P3； 这些端口既可按字节操作也可按位操作； P0口可复用为数据总线和低8位地址总线； P2口可作为地址总线的高8位； P3口为多功能口，可作为串行口、中断输入及计数器的外 部输入/输出。
2013-8-23
中原工学院信息商务学院

15
4. 多功能I/O口P0～P3 (1) P0端口(P0.0~P0.7) 第39～32脚，双向信号，多功能端口。 8位漏极开路的双向I/O端口； 在扩展外部总线时，分时作为低8位地址总线和8位双向数 据总线。 P0端口可驱动8个LS TTL负载。 (2) P1端口(P1.0~P1.7) 第1～8脚，双向信号。 具有内部上拉电路的8位准双向I/O端口。 可驱动4个LS TTL负载。
XTAL1
(b) 外接时钟信号的振荡电路
2013-8-23
中原工学院信息商务学院
13
3. 控制信号引脚 (1) RST/VPD 第9脚，输入信号。RST为复位信号输入端。单片机正常 工作时RST引脚应保持低电平。 在RST引脚上输入两个机器周期(24个时钟周期)以上的高 电平时，单片机将进入并保持复位状态，直到RST信号重 回低电平。VPD为内部RAM的备用电源输入端。如果主电 源VCC发生断电或电压降到一定值时，可通过VPD为单片 机内部RAM提供电源，以保证片内RAM中的信息不丢失。 (2) ALE/PROG 第30脚，输出信号； ALE为地址锁存允许信号。在访问外部存储器时，ALE用 来锁存P0端口输出的低8位地址信号。在不访问外部存储 器时，ALE也以时钟振荡频率的1/6的固定速率输出，可 作为时钟输出；可驱动8个LS TTL负载。 PROG是对8751内部EPROM编程时的编程脉冲输入端。

2 MCS-51系列单片机的结构和原理


0023H~002AH
地址去执行程序
串行中断地址区
中断响应后，系统能按中断种类，自动转到各中断区的首
但8个单元难以存下一个完整的中断服务程序， 故一般在中断地址区首地址开始存放一条无条件转移指令
JMP、 AJMP以便中断响应后，通过中断地址区，转到
中断服务程序的实际入口地址去
2.3.4 堆栈操作 堆栈只允许在其一端进行数据插入和数据删除操作的线性表 数据写入堆栈称为插入运算（入栈），PUSH 从堆栈中读出数据称为删除运算（出栈），POP
地址：80H~FFH 存放相应功能部件 的控制命令、状态 或数据 21个专用寄存器
（SFR）
（1）累加器A （Accumulator） 累加器A是8位寄存器，又记做ACC，是一个最常用的专用 寄存器。在算术/逻辑运算中用于存放操作数或结果。
（2）寄存器B 寄存器B 是8位寄存器，是专门为乘除法指令设计的，也 作通用寄存器用。
I/O口P0、P1、P2、P3集数据输入缓冲、数据输出驱动及锁
存等多项功能于一体
• 字节地址为90H，位地址为90H～97H，只作通用I/O口使用. • 由一个数据输出锁存器、两个三态输入缓冲器和输出驱动电 路组成。 内有电阻， 输出时无需 外接上拉电 阻 P1口作输出口 使用时: 内部总线 输出数据给输 出数据锁存器 的输入数据线 D.
1. 芯片封装形式
双列直插式DIP（Dual In line Package） 44引脚方形扁平式QFP（Quad Flat Package）
2. 芯片引脚介绍
1）输入/输出口线 4个8位双向口线
2）ALE 地址锁存控制信号 • 在系统扩展时，用于控制把P0口输出的低8位地址
送入锁存器锁存起来，以实现低位地址和数据的分

第2章 MCS-51单片机的结构和原理


89C51/S51单 片机 内部结构图
RAM地址 寄存器
存储器
P0.0-P0.7 P0驱动器
P2.0-P2.7 I/O接口
P2驱动器
128B RAM
P0锁存器
P2锁存器
4KBROM
程序地址 寄存器
B寄存器 运算器
暂存器1
暂存器2
ACC
SP 缓冲器
ALU
PC增1 中断、串行口和定时器 PSW PC
DPTR
DSP芯片的诞生及发展对近20年来通信、计算机、控制
等领域的技术发展起到十分重要的作用。
典型的DSP算法
Algorithm Finite Impulse Response Filter Equation
y(n)
a
k 0
M
M
k
x( n k )
Infinite Impulse Response Filter
8051片内有ROM(程序存储器，只能读)和RAM(数据存储器， 可读可写)两类，它们有各自独立的存储地址空间，与一般微机
的存储器配臵方式不同。
8051有四个8位并行接口，即P0-P3．它们都是双向端口，每 个端口各有8条I／O线，均可输入／输出。P0-P3口四个锁存器同 RAM统一编址，可以把I／O口当作一般特殊功能寄存器来寻址
冯· 诺曼（Van Neuman）结构
控制命令 程序存储器 地址线
CPU
数据存储器
数据线
哈佛结构 控制命令 地址线 程序总线 程序存储器
CPU
控制命令 地址线 数据总线
数据存储器
8051／8751／8031芯片的外部引脚和指令系统完全兼容，其 内部结构除ROM／EPROM不同外，其余完全相同。

单片机第二章MCS-51单片机的内部结构及工作原理

MCS-51单片机的并行口可以配置为通用输入输 出口，用于连接各种外部设备。
九、MCS-51单片机的中断系统
1 中断概念
MCS-51单片机通过中 断系统实现对紧急事件 的实时响应。
2 中断源和优先级
MCS-51单片机的中断 系统支持多个中断源和 优先级设置。
3 中断处理函数
MCS-51单片机可以通 过中断处理函数对中断 事件进行处理。
MCS-51单片机通过串行口与其他设备进行数据传输和通信。
2
标准串行接口
MCS-51单片机支持多种标准串行接口协议，如SPI和I2C。
3
通信速率
MCS-51单片机可以通过串行口支持不同的通信速率。
八、MCS-51单片机的并行口
并行数据传输
MCS-51单片机的并行口可以实现高速的并行数 据传输。
通用输入输出
单片机第二章MCS-51单 片机的内部结构及工作原 理
在这一章中，我们将深入研究MCS-51单片机的内部结构和工作原理。通过了 解其存储系统、中央处理器、输入输出部分、计时器/计数器等组件，我们将 建立起对该单片机的全面理解。
一、MCS-51单片机的概述
1
什么是MCS-51单片机？
MCS-51单片机是一种高性能、低功耗的微处理器，非常适用于嵌入式系统。
外部存储器
通过外部存储器接口，MCS-51单片机可以 连接额外的存储设备。
内部ROM
MCS-51单片机内部的ROM存储着程序代码 和常量数据。
特殊功能寄存器
MCS-51单片机具有一些特殊功能寄存器， 用于控制和配置各种功能。
四、MCS-51单片机的中央处理器
ALU 寄存器 指令集 时钟和定时器
算术逻辑单元(ALU)用于执行各种算术和逻辑 操作。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

2013-7-20
中原工学院信息商务学院
17
P3端口的第二功能
端口引脚 P3.0 P3.1 第二功能 RxD，串行通信数据接收端口 TxD，串行通信数据发送端口
P3.2
P3.3 P3.4 P3.5 P3.6 P3.7
INT0，外部中断0请求信号，低电平有效或下降沿有效
INT1，外部中断1请求信号，低电平有效或下降沿有效 T0，定时器/计数器0外部计数信号输入端口 T1，定时器/计数器1外部计数信号输入端口 WR，外部数据存储器(RAM)写选通信号，低有效 RD，外部数据存储器(RAM)读选通信号，低有效
5. 定时器/计数器 51单片机内部有2个16位定时器/计数器T0和T1； 52单片机内部增加了一个16位定时器/计数器T2； 6. 串行通信接口 51单片机内部有1个全双工的UART(通用串行收发器)，可 设置为多种工作模式；
2013-7-20
中原工学院信息商务学院
8
7. 中断控制系统 51单片机内部有5个中断源； 这些中断源可分为2个中断优先级； 8. 时钟电路 51单片机内部振荡电路配合外部晶振或外部输入的时钟信 号，可产生时钟脉冲序列，控制CPU内部逻辑电路运行。 9. 位处理器
2013-7-20
中原工学院信息商务学院
6
2. 内部数据存储器 内部128字节的RAM(针对MCS-51单片机)； 内部256字节的RAM(针对MCS-52单片机)；
3. 内部程序存储器 用于存放程序和程序中的常量数据。 早期版本的MCS-51无内部程序存储器； 扩展型MCS-51片内包含容量不等(1K~64K)的程序存储器； 内部程序存储器种类包括ROM、EPROM、Flash等。
11
所有引脚号均以DIP40封装为例。
1. 电源引脚VCC(40脚)和GND(20脚) VCC：供电，目前有多种供电电压以及一些宽电压范围的 单片机（2.7~6V）。最常用的供电电压为+5V GND：地
特别注意：单片机的供电和电源去耦情况对系统能否正常工作至 关重要!系统供电必须稳定，不能有过大的纹波及干扰信号串入。 解决方法：在单片机的VCC和GND之间尽量靠近VCC引脚的地 方并入2个电容：大电容起续流作用，防止电路电流的变化引起 电源电压的较大波动；小电容起滤波作用，滤除串入电路的高频 信号。
P0.0～P0.7 P2.0～P2.7
VCC VSS RAM 地址寄存器 RAM 128B
P0 驱动器
P2 驱动器
内部 ROM
4KB ROM
P0 锁存器
P2 锁存器
内部 RAM
B 寄存器
寄存器
程序地址 寄存器 暂存器 1 RAM 暂存器 2 ACC SP 缓冲器
运算器
定 时 控 制 指 令 译 码 器 指 令 寄 存 器
ALU
PC 增 1 中断、串行口及定时器 PC DPTR
PSW
PSEN ALE EA RST
P1 锁存器 P1 驱动器
P3 锁存器
控制器
OSC XTAL1 XTAL2 P1.0～P1.7 P3.0～P3.7 P3 驱动器
2013-7-20
中原工学院信息商务学院 单片机内部结构框图
4
单片机的基本组成
9
2.2 单片机的封装及引脚功能说明
2.2.1 单片机的封装
单片机主要有DIP、PLCC和TQFP三种封装形式
P1.4 P1.3 P1.2 P1.1 P1.0 NC VCC P0.0(AD0) P0.1(AD1) P0.2(AD2) P0.3(AD3)
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST (RxD)P3.0 (TxD)P3.1 (INT0)P3.2 (INT1)P3.3 (T0)P3.4 (T1)P3.5 (WR)P3.6 (RD)P3.7 XTAL2 XTAL1 GND
2013-7-20
中原工学院信息商务学院
16
(3) P2端口(P2.0~P2.7) 第21～28脚，双向信号，多功能端口。 具有内部上拉电路的8位准双向I/O端口； 在扩展外部总线时，用作高8位地址总线。 可驱动4个LS TTL负载。 (4) P3端口(P3.0~P3.7) 第10～17脚，双向信号，多功能端口。 具有内部上拉电路的8位准双向I/O端口； 该端口的每一位都可以作为其它功能模块的输入/输出及控 制引脚使用，具体定义如下：
高电压写入 紫外线-20
中原工学院信息商务学院
7
4. 并行I/O端口 MCS-51单片机有四个8位并行I/O端口P0~P3； 这些端口既可按字节操作也可按位操作； P0口可复用为数据总线和低8位地址总线； P2口可作为地址总线的高8位； P3口为多功能口，可作为串行口、中断输入及计数器的外 部输入/输出。
2013-7-20
中原工学院信息商务学院
18
2.3 单片机的微处理器
XTAL1
(b) 外接时钟信号的振荡电路
2013-7-20
中原工学院信息商务学院
13
3. 控制信号引脚 (1) RST/VPD 第9脚，输入信号。RST为复位信号输入端。单片机正常 工作时RST引脚应保持低电平。 在RST引脚上输入两个机器周期(24个时钟周期)以上的高 电平时，单片机将进入并保持复位状态，直到RST信号重 回低电平。VPD为内部RAM的备用电源输入端。如果主电 源VCC发生断电或电压降到一定值时，可通过VPD为单片 机内部RAM提供电源，以保证片内RAM中的信息不丢失。 (2) ALE/PROG 第30脚，输出信号； ALE为地址锁存允许信号。在访问外部存储器时，ALE用 来锁存P0端口输出的低8位地址信号。在不访问外部存储 器时，ALE也以时钟振荡频率的1/6的固定速率输出，可 作为时钟输出；可驱动8个LS TTL负载。 PROG是对8751内部EPROM编程时的编程脉冲输入端。
40
P1.4 P1.3 P1.2 P1.1 P1.0 NC VCC P0.0(AD0) P0.1(AD1) P0.2(AD2) P0.3(AD3)
7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28
39 38 37 36 35 34 33 32 31 30 29
2013-7-20
中原工学院信息商务学院
14
(3) PSEN 第29脚，输出信号。 外部程序存储器(ROM)的读选通信号。当访问外部ROM 时，PSEN产生负脉冲作为外部ROM的选通信号；在访问 外部RAM或片内ROM时，不会产生有效的PSEN信号。 PSEN可驱动8个LS TTL负载。 (4) EA/VPP 第31脚，输入信号。 访问外部程序存储器的控制信号。 EA接地，单片机从外部程序存储器取指令。 EA接高，单片机首先访问内部程序存储器，当访问地址 超过内部程序存储器范围时，自动访问外部程序存储器。 该引脚还用于外部编程器对内部程序存储器编程时输入编 程电压。
DIP封装
PQFP/TQFP封装
各种封装的具体尺寸、引脚间距等详细信息可参阅芯片的 数据手册(Datasheet)。
2013-7-20
中原工学院信息商务学院
(WR)P3.6 (RD)P3.7 XTAL2 XTAL1 GND NC (A8)P2.0 (A9)P2.1 (A10)P2.2 (A11)P2.3 (A12)P2.4
2013-7-20
中原工学院信息商务学院
15
4. 多功能I/O口P0～P3 (1) P0端口(P0.0~P0.7) 第39～32脚，双向信号，多功能端口。 8位漏极开路的双向I/O端口； 在扩展外部总线时，分时作为低8位地址总线和8位双向数 据总线。 P0端口可驱动8个LS TTL负载。 (2) P1端口(P1.0~P1.7) 第1～8脚，双向信号。 具有内部上拉电路的8位准双向I/O端口。 可驱动4个LS TTL负载。
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
(WR)P3.6 (RD)P3.7 XTAL2 XTAL1 GND NC (A8)P2.0 (A9)P2.1 (A10)P2.2 (A11)P2.3 (A12)P2.4
2.7 单片机外部总线扩展 2.8 单片机定时器/计数器的结构及功能 2.9 串行通信
2.10 中断系统
2013-7-20
中原工学院信息商务学院
2
2.1 单片机的内部结构
16位
8位
4个8位并行I/O口
可编程全双工串行口
可寻址外部 RAM和ROM
3
8051单片机结构框图
2013-7-20
中原工学院信息商务学院
44
43
42
41
40
39
38
37
36
35
34
6
5
4
3
2
1
44
43
42
41
P1.5 P1.6 P1.7 RST (RxD)P3.0 NC (TxD)P3.1 (INT0)P3.2 (INT1)P3.3 (T0)P3.4 (T1)P3.5
1 2 3 4 5 6 7 8 9 10 11
33 32 31 30 29 28 27 26 25 24 23
1.CPU
CPU由运算器和控制器组成。 (1) 运算器 用于实现算术和逻辑运算，包括： ALU（算术和逻辑单元） ACC（累加器） PSW（程序状态字） 寄存器B 暂存器1 暂存器2
2013-7-20
中原工学院信息商务学院