第六章 静电放电建模与模拟

静电放电的基本模型静电放电是指发生在两个物体之间的电流放电现象，是一种非常普遍的现象。

在许多日常生活中，比如在干燥的天气中摇动电毯，会发出明亮的闪光;在穿着塑料鞋的人走动一段距离后，再触摸金属物品时，会出现明显的火花现象。

这些现象正是产生了静电放电现象。

静电放电是由于两个物体之间电荷不对称引起的，本文将介绍静电放电的基本模型。

静电放电的基本模型被称为带电物体对相邻物体的影响，这种模型可以协助我们了解为什么一些物体易于积累电荷，并在另一些物体上产生静电现象。

在这种现象中，带电物体和另一个物体（有时称为地面）之间会形成电荷的累积。

当电荷积累到一定程度时，就会产生电弧放电并生成火花。

静电放电是一种由相对比较高电压的放电引起的，两个物体之间的距离和电荷大小对产生静电放电是有影响的。

小的静电放电可以看作是一个电子从一个物体上离开，并在另一个物体上产生一个电子(openai)。

而大量的静电放电则是由于大量的电子跃入和跃出。

这些静电电子通常形成一个电流环，并在带电物体和地面之间形成电弧放电。

静电放电的基本模型是带电物体和相邻物体之间相互作用的结果。

当一个物体携带电荷时，它会带有电场。

离带电物体很近的物体会感受到电场并充分受到其影响。

如果物体的大小和形状是合适的，那么电场会从物体的一个部分向另一个部分移动，并在两个部分之间产生电压梯度。

当电压梯度增加到某个阈值时，就会发生弧形放电，这时由于大量的电子被激发，并形成一个电流环，从而在两个物体之间形成电弧放电。

这种电弧放电产生了大量的热量和光能，并在物体上产生了明亮的火花。

总之，静电放电的基本模型是由带电物体与相邻物体之间的相互作用产生的，它可以用于解释不同形状，大小和材料的物体产生不同的电荷，并在相邻物体上产生静电现象的原因。

当电荷足够大时，静电放电就会发生并产生大量的热量和光能。

了解静电放电的基本原理，将有助于我们更好地预防和管理这种现象。

静电放电和静电放电模型♦静电放电的特点♦静电放电的类型♦静电放电模型♦静电放电模拟器♦静电放电产生的辐射场静电放电的特点♦静电放电（ESD）是指带电体周围的场强超过周围介质的绝缘击穿场强时，因介质电离而使带电体上的静电荷部分或全部消失的现象。

♦静电放电是高电位，强电场，瞬时大电流的过程。

♦静电放电会产生强烈的电磁辐射形成电磁脉冲（EMP）。

静电放电类型♦电晕放电♦火花放电♦刷形放电♦沿面放电静电放电的类型♦电晕放电（corona discharge)电晕放电以电晕为特点的一种放电，当某气体中的两个电极中有一个的形状导致其表面的电场明显大于两个电极之间电场的时候所发生放电现象。

电晕放电危害♦射频干扰飞机、航天器的通讯或导弹在飞行过程中，机壳或弹体上会因摩擦而产生静电，当静电电位足够高时可引发电晕放电，形成的电磁干扰会对飞机、航天器或导弹的制导系统产生干扰，造成通讯中断或制导失灵，引发事故。

♦浪费电能高压输电线上的电晕放电会造成电力浪费。

电晕放电的利用♦静电除尘♦脱硫脱硝♦静电喷涂静电火花放电（spark discharge ）♦当静电电位比较高的带电导体或人体靠近其它导体、人体或接地导体时，便会引发静电火花放电。

♦静电火花放电是一个瞬变的过程，放电时两放电体之间的空气被击穿，形成“快如闪电”的火花通道，与此同时还伴随着噼啪的爆裂声，爆裂声是由火花通道内空气温度的急骤上升形成的气压冲击波造成的。

♦在发生静电火花放电时，静电能量瞬时集中释放，其引燃、引爆能力较强。

另外静电火花放电产生的放电电流及电磁脉冲具有较大的破坏力，它可对一些敏感的电子器件和设备造成危害。

刷形放电（brush discharge）♦刷形放电电往往发生在导体与带电绝缘体之间，带电绝缘体可以是固体、气体或低电导率的液体。

♦产生刷形放电时形成的放电通道在导体一端集中在某一点上，而在绝缘体一端有较多分叉，分布在一定空间范围内。

根据其放电通道的形状，这种放电被称为刷形放电。

静电放电（ESD）最常用的三种模型及其防护设计ESD：Electrostatic Discharge，即是静电放电，每个从事硬件设计和生产的工程师都必须掌握?ESD?的相关知识。

为了定量表征 ESD 特性，一般将 ESD 转化成模型表达方式，ESD 的模型有很多种，下面介绍最常用的三种。

：Human Body?，人体模型：该模型表征人体带电件放电，Rb 为等效人体，Cb 为等效人体。

等效电路如下图。

图中同时给出了器件 HBM 模型的 ESD 等级。

?ESD人体模型等效电路图及其ESD等级：Machine Model，机器模型：机器模型的等效电路与人体模型相似，但等效电容(Cb)是?，等效电阻为 0，机器模型与人体模型的差异较大，实际上机器的储电电容变化较大，但为了描述的统一，取 200pF。

由于机器模型放电时没有电阻，且储电电容大于人体模式，同等电压对器件的损害，机器模式远大于人体模型。

?ESD机器模型等效电路图及其ESD等级：Charged??Model，件模型：半导体器件主要采用三种封装型式(金属、陶瓷、塑料)。

它们在装配、传递、试验、测试、运输及存贮过程中，由于管壳与其它(如包装用的塑料袋、传递用的塑料容器等)相互磨擦，就会使管壳带电。

器件本身作为的一个极板而存贮电荷。

CDM 模型就是基于已带电的器件通过管脚与地接触时，发生对地放电引起器件失效而建立的，器件带电模型如下：?ESD充电器件模型等效电路图及其ESD等级器件的 ESD 等级一般按以上三种模型测试，大部分 ESD 敏感器件手册上都有器件的ESD数据，一般给出的是 HBM 和 MM。

通过器件的 ESD 数据可以了解器件的 ESD 特性，但要注意，器件的每个管脚的 ESD 特性差异较大，某些管脚的 ESD 电压会特别低，一般来说，高速端口，高阻输入端口，模拟端口 ESD电压会比较低。

ESD 防护是一项系统工程，需要各个环节实施全面的控制。

实验六模拟法测绘静电场实验六模拟法测绘静电场一、实验目的1.了解用模拟法测绘静电场分布的原理；2.用模拟法测绘静电场的分布，做出等势线和电场线。

二、实验仪器静电场描绘仪、电极、静电场描绘仪电源、水槽（导电纸）、数字电压表、连接导线等。

仪器介绍静电场描绘仪由电极架、电极（DZ-型3种导电纸电极）、同步探针等组成，还有配套的静电场描绘仪电源。

1.静电场描绘仪静电场描绘仪示意图见图34-1，仪器下层用于放置水槽导电纸电极，上层用于安放坐标纸，是测量探针，用于在水中或导电纸上测量等势点，是记录探针，可将在水中或导电纸上测得的各电势点同步地记录在坐标纸上（打出印迹）。

由于、是固定在同一探针架上的，所以两者绘出的图形完全相同。

2.电极电极的外形如图34-2所示：其中为同轴圆柱面电极，为平行导线电极，为聚焦电极，为平行板电极，为点与平板电极。

3.同步探针同步探针由装在探针座上的两根同样长短的弹性簧片末端的两根细而圆滑的钢针组成，如图34-3所示。

下探针深入水槽的水中或导电纸上，用来探测水中电流场或导电纸上电场各处的电势数值，上探针略向上翘起，两探针通过金属探针臂固定在同一手柄上，两探针始终保持在同一铅垂线上，移动手柄座时，可保证上下两个探针的运动轨迹是一样的。

当探针座在电极架下层右边的平板上自由移动时，下探针探出等势点后，用手指轻轻按下上探针上的按钮，上探针针尖就在坐标纸上打出相应的等势点。

4.静电场描绘电源（1）技术指标①适用电源:；②输出稳压电压：（-12型）；（-10型）；③最大输出电流：0.5；④交流数字电压表最大量程：；数字电压表最大量程：；内阻：⑤适用环境：温度，相对湿度。

（2）使用操作①开机前，先将“测量、输出”转换开关拨向“输出”。

②按实验要求连接好电路，检查无误后打开电源开关。

③调节输出电压到预设制后，转换开关拨向“测量”进行测量，实验结束时，再将转换开关拨回“输出”后关闭电源。

三、实验原理带电体在其周围空间会产生静电场，可以用电场强度或电位的空间分布来描述。

编号本科生毕业设计（论文）题目：静电放电（ESD）保护器件的模拟与仿真物联网工程学院微电子学专业二〇一四年六月摘要摘要静电放电(Electrostatic Discharge，ESD)是构成集成电路可靠性的主要因素之一，存在于生产到使用的每一个环节，并成为开发新一代工艺技术的难点之一，近年来，对ESD 的研究也因而越来越受到重视，仿真工具在ESD领域的应用使得ESD防护的研究变得更为便利，可大幅缩短研发周期.然而，由于ESD现象复杂的物理机制，极端的电场及温度条件，以及ESD仿真中频繁的不收敛现象，都使得ESD的仿真变得极为困难.本文详细阐述了ESD的来源、造成的危害以及如何测试集成电路的防静电冲击能力，并基于Sentaurus软件，对ESD防护器件展开了的分析、研究，内容包括：1)掌握ESD保护的基本理论、测试方法和防护机理.2)研究了工艺仿真流程的步骤以及网格定义在工艺仿真中的重要性，并对网格定义的方法进行了探讨.3)研究了器件仿真流程以及器件仿真中的物理模型和模型函数，并对描述同一物理机制的的各种不同模型展开对比分析.主要包括传输方程模型、能带模型、各种迁移率退化模型、雪崩离化模型和复合模型.4)研究了双极型晶体管和可控硅（Silicon Controlled Rectifier，SCR）防护器件的仿真，并通过对仿真结果的分析，研究了ESD保护器件在ESD应力作用下的工作机理.关键词：静电放电；网格；器件仿真；双极型晶体管；可控硅IAbstractABSTRACTESD is one of the most important reliability problems of IC products which lies in every flow of IC production, and it is also one of the most difficult problems of developing new generation technology, therefore, the research on ESD protection design has attracted more and more attention. The applications of simulation tools on ESD area make the design of ESD protection devices more convenient, and greatly shorten the development cycle.However, due to the complicated physical mechanism of ESD, the extremely high field and high temperature when ESD happened, and the frequently convergence problem in ESD simulation, it becomes difficult to carry out the ESD simulation. So this paper particularly explain show ESD comes from, what harm will bring, how to test the integrated circuit's ability to prevent from the static, also concentrates on the simulation of ESD protection devices, based on the Sentaurus TCAD platform. And the main content of this paper include:First, this paper points out the basic theory, test methods and protective mechanism of ESD protection.Second, study the importance of the grid to define the steps and process simulation processes in the process simulation, and the method of the grid defined discussed.Third,in device simulation process and device simulation is studied in physical model and the model function, and to describe the same physical mechanism of the various models of comparative analysis. Mainly includes the transmission equation model, the energy band model, all kinds of mobility degradation model, avalanche ionization model and composite model.Forth, Study BJT and SCR protection device simulation, and the simulation results through analysis, research the working mechanism of the ESD protection device under ESD stress effects.Keyword: ESD; Grid; Device simulation; BJT; SCRII目录目录第1章绪论 (1)1.1课题的研究背景及意义 (1)1.2国内外概况 (1)1.3本课题的研究内容 (2)第2章 ESD的常用保护器件及测试方法 (3)2.1ESD简介 (3)2.2ESD防护器件 (5)2.2.1 二极管的ESD防护器件 (5)2.2.2 NMOS管的ESD防护器件 (5)2.2.3 SCR的ESD防护器件 (7)2.3ESD的测试方法 (8)2.3.1 ZAPMASTER的ESD测试方法 (10)2.3.2 TLP技术的ESD测试方法 (11)2.3.3 ZAPMASTER测试与TLP测试的关联性 (12)第3章 SENTAURUS软件仿真流程 (13)3.1仿真工具简介 (13)3.2工艺仿真 (13)3.2.1 工艺仿真流程 (14)3.2.2 结构操作及保存输出 (15)3.2.3 网格定义 (15)3.3器件仿真及其物理模型的选择 (16)3.3.1器件仿真流程 (16)3.3.2物理模型选择 (17)第4章常用ESD防护器件的仿真与分析 (25)4.1BJT的仿真与分析 (25)4.2LSCR的仿真与分析 (27)4.3N+_MLSCR的仿真与分析 (29)第5章结论与展望 (33)5.1结论及不足之处 (33)5.2展望 (33)参考文献 (35)i目录致谢 (36)ii静电放电（ESD）保护器件的模拟与仿真第1章绪论1.1 课题的研究背景及意义随着集成电路朝着高性能大规模等方面迅速发展的同时，在所有集成电路的失效产品中，由于ESD造成的失效占据相当大的比例.因此，ESD保护器件的研究越来越受到人们的重视.ESD保护器件的工作原理为：在器件正常工作过程当中，ESD仅是表现为容值极低的（正常<5 pf）容抗特性，并不会对正常的器件特性产生影响，并且不会影响电子产品的信号及数据传输；当器件两端的过电压到达预定的崩溃电压时，ESD防护器件快速（纳秒级）做出反馈，并放大极间漏电流通过，从而达到吸收、削弱静电对电路特性的干扰和影响.同时，因为ESD保护器件的构成材质十分特殊，ESD往往是通过对静电进行吸收和耗散，即表现为一个充放电的过程，达到对设备进行静电防护的作用，因此设备中的ESD保护器件都不容易老化损坏.但是，因为ESD现象所涉及的物理机制特别复杂，人工计算很难得到防护器件性能参数的精确值，仅能通过流片验证获得ESD防护器件的性能参数，但流片验证耗费的大量时间将会使公司在激烈的竞争中处于不利的地位.因此在ESD领域中，工艺和器件模拟TCAD 仿真工具的应用逐步被重视.目前，Sentaurus TCAD是世界上最先进的TCAD工具，它是Synopsys公司收购瑞士ISE（Integrated Systems Engineering）公司之后发布的产品.Sentaurus TCAD全方面继承了Tsuprem4、ISE TCAD和Medici的所有特性和优势，可以用来模拟仿真集成器件的工艺制造过程，器件物理特性和互连线特性等，它包括众多组件，主要由Sentaurus Process 模块、Sentaurus Strucure Editor模块、Sentaurus device模块、和Sentaurus Workbench 等模块构成.本论文中，通过使用Sentaurus TCAD仿真工具对ESD保护器件进行仿真，能够找出ESD现象的各个阶段器件内部的电场分布、电流密度及流向、温度分布以及其他相关物里参量的变化，分析ESD器件在防护过程中的工作机理和失效原因，不但可以缩短研发时间，而且对研究工作具有极其重要的指导意义.1.2 国内外概况从20世纪80年代开始，国外的很多学者就开始注意到ESD现象并提出了一些缓解ESD 对IC芯片危害的办法，TCAD仿真工具也已经作为商业化的软件开始推广.随着集成电路快速发展的同时，集成电路中的ESD防护问题越来越严重，ESD的防护设计也越来越困难，只依靠工程师的经验，很难得到合适的防护器件，而不停地流片验证又费时费力，因而在20世纪末21世纪初期，ESD研究和TCAD仿真软件开始真正结合起来.1991年，瑞士集成系统实验室的Andreas D.Stricker等人开始了有关ESD仿真的研究，美国伊利诺斯大学的Alert Z.H.WANG教授也开始使用混合仿真的方法研究ESD防护器件的性能，2001年，徳国汉堡大学的KAIESMARK等人利用直流仿真以及单脉冲TLP波形的仿真系统研究GGNMOS（Gate-Grounded NMOS，栅接地NMOS）的性能，之后法国图卢兹的C.Salamero等人也有过相关方面的论文报道，美国中佛罗里达大学的J.JLIOU教授也有相关方面的研究.以上的报道基本上是基于GGNMOS器件的仿真，或者是在比较复杂的SCR1江南大学学士学位论文器件基础上，利用单脉冲TLP（Transimmison Line Pusle，传输线脉冲技术）波形仿真或混合仿真等方式，并不能对较复杂的SCR器件的性能做出准确的预测.国内对ESD的研究起步比较晚，很少有专门的ESD研究单位（除了浙江大学和美国UCF 大学的ESD联合实验室外），但不少高校都在进行对于ESD防护相关问题的研究，对ESD 仿真研究的报道也偶尔可见[1-2]，可是由于收敛性等方面的原因，目前国内对ESD仿真研究基本上是基于单脉冲TLP波形仿真，这种方法因为电压过冲等原因，并不能准确仿真触发电压等相关参数.1.3 本课题的研究内容本课题主要研究ESD防护器件的仿真，使用Sentaurus仿真工具，主要针对BJT和SCR 结构的防护器件进行仿真分析.本文的第二章介绍了ESD的基本概念，主要讲述ESD事件的模型、不同类型的ESD防护器件以及测试方法；第三章介绍网格定义在工艺仿真中的作用、网格定义方法、各个工艺步骤模拟所用的模型，并且重点介绍了器件仿真的物理模型，讲述各种物理模型的适用条件，深入分析模型函数以及不同模型之间的差异性；第四章主要讲述双极型晶体管和可控硅防护器件的仿真与分析，研究了ESD保护器件在ESD应力作用下的内部电场分布、电流密度及流向等相关物理参量的变化.2静电放电（ESD ）保护器件的模拟与仿真3第2章 ESD 的常用保护器件及测试方法2.1 ESD 简介静电是一种电能，它存在于物体表面，是正负电荷在局部失衡时产生的一种现象.静电现象是指电荷在产生与消失过程中所表现出的现象的总称，如摩擦起电就是一种静电现象.静电产生原因有接触分离起电、摩擦起电、感应起电和传导起电等.当带了静电荷的物体(也就是静电源)跟其它物体接触时，这两个具有不同静电电的物体依据电荷中和的原则，存在着电荷流动，传送足够的电量以抵消电压.这个高电量的传送过程中，将产生潜在的破坏电压、电流以及电磁场，严重时将其中物体击这就是静电放电.国家标准是这样定义的：“静电放电：具有不同静电电位的物体互相靠近或直接接触引起的电荷转移(GB/T4365---1995)”，一般用ESD 表示.ESD 是代表英文Electrostatic Discharge ，即“静龟放电”的意思.它是EOS(electrical over-stress)的一种，EOS 家族还包括闪电和电磁脉冲(electromagnetic pulses ，EMP) .EOS 是指那些时间在微秒和毫秒范围的事件，相较而言ESD 是l00 ns 的范围.ESD 是当今MOS 集成电路中最重要的可靠性问题之一.高密度集成电路器件具有线问距短、线细、集成度高、运算速度快、低功率和输入阻抗高的特点，因而导致这类器件对静电较敏感，称之为静电敏感(ESD Sensitive ，ESDS)器件.静电放电的能量，对传统的电子元件的影响甚微，人们不易觉察，但是这些高密度集成电路元件则可能因静电电场和静电放电电流引起失效，或者造成难以被人们发现的“软击穿”现象，导致设备锁死、复位、数据丢失和不可靠而影响设备正常工作，使设备可靠性降低，甚至造成设备的损坏.集成电路工业由ESD 导致的损失是一个非常严重的问题.基于ESD 产生的原因及其对集成电路放电的不同方式，通常将静电放电事件分为以下三类模型：1) 人体模型(Human Body Model, HBM)2) 机器模型(Machine Model, MM)3) 带电器件模型(Charged Device Model, CDM)HBM 是目前最常用的模型，同时也是在产品的可靠性检验中必需通过的检测项目.HBM 是指因人体在地上走动磨擦或其它因素在人体上已累积了静电后接触芯片，人体上的静电就会瞬间从芯片上的某个端口进入芯片内，再经由芯片的另一端口泄放至地，该放电的过程会在短到几百纳秒的时间内产生数安培的瞬间电流，该电流会把芯片内的器件烧毁.有关于HBM 的ESD 已有工业测试的标准，它是当今各国用来判断集成电路ESD 可靠性的重要依据.图2-1为工业标准(MIL-STD-883C method 3015.7)的等效电路图，其中人体的等效电容(C C )规定为100 pF ，人体的等效放电电阻(R S )为1500 Ω.根据人体模型的测试标准MIL-STD-883C method 3015.7，其ESD 的耐压敏感度可分成三个等级，见表2-1.江南大学学士学位论文4Cc图2-1 被测器件在HBM ，MM 和CDM 模型下的ESD 应力波形产生的集总电路表2-1 人体模型的工业测试标准耐压级别耐压等级耐压灵敏度 等级一0~1999 伏特 等级二2000~3999 伏特 等级三 4000~15999 伏特MM 及其标准由日本制定，在芯片的制造过程中，累积在机器手臂上的电荷接触芯片时通过芯片的管脚瞬间泄放静电电流.由于大多数机器都是用金属制的，其机器放电模式的等效电阻(Rs)约为0 Ω，但其等效电容(C C )规定为200 pF ，因为机器放电模式的等效电阻小，所以其放电的过程更短，在几纳秒到几十纳秒之内产生数安培的瞬间电流.CDM 是在芯片的制造和运输过程中因为摩擦生电累积静电荷，但在电累积的过程中集成电路并没有被损伤.带有静电的芯片在处理过程中，当其管脚与地触的瞬间，芯片内部的静电就会由经管脚向外泄放电流.此模式放电的时间更短，只有几纳秒之内，并且很难真实模拟其放电现象.由于芯片内部的静电会因为芯片器件本身地的等效电容而变，芯片所用的封装形式以及芯片摆放的角度都会造成不同的等效电容.因为多项变化因素难以确定，因而有关此模式放电的工业测试标准仍在协议中，但已有此测试机器在销售中.各模型的集总测试网络和其参数范围分别如图2-1和表2-2所示.CMOS 集成电路对静电放电防护能力的规格见表2-3.表2-2 各类ESD 测试模型的电感、电容、电阻参数值ESD ModelCc Ls Rs Cs Cs HBM100pF 5~12nH 1500Ω 1pF 1pF MM200pF 0.5nH 8.5Ω NA NA CDM 10pF ＜10nH ＜10Ω NA NA表2-3 集成电路产品的ESD 规格ESD ModelHBM MM CDM OK2000 V 200 V 1000 V Safe4000 V 400 V 1500 V Super 10000 V 1000 V 2000 V2.2 ESD 防护器件2.2.1 二极管的ESD 防护器件二极管是最简单的有源电压箝位电路,它有正向和反向两个工作区域.在二极管两端加上正向电压时，二极管在0.5 V 时开始导通，导通电阻约为1~5 Ω.在反向工作时，开始只有漏电流，电阻增大.当P-N 结雪崩击穿时产生倍增电流，雪崩电压与N 或P 的掺杂浓度有关，在深亚微米工艺中，一般为10~20 V.二极管在小注入时，I-V 特性与掺杂浓度有关；当大注入时，阱区往往进入电导调制区，I-V 特性与掺杂浓度无关.图2-2所示的两种常用P-N 结二极管的横截面结构图.图2-2(a) 结面积小的二极管结构图 图2-2(b) 结面积大的二极管结构图图2-2 常用P-N 结二级管的横截面结构图以上两种结构的结面积不同，由于图2-2(b)结构的P-N 结面积更大，使ESD 能量释放时，能量密度较小，具有更强的ESD 保护能力,在实际应用时常常采用这种结构的二极管.2.2.2 NMOS 管的ESD 防护器件栅极接地NMOS 晶体管是最常用的ESD 防护器件之一.GGNMOS 晶体管的栅极、源极和衬底都是接地的，其ESD 保护机制基于负阻效应(Snapback Effect).图2-3所示的是一个GGNMOS 晶体管器件的横截面图.从图中可以看到，NMOS 晶体管存在一个寄生横向NPN 晶体管，其集电极为NMOS 晶体管的漏极，发射极为NMOS 晶体管器件的源极，基极为NMOS 晶体管的P 型衬底.当一个正向的ESD 脉冲作用于器件的漏极，这会使得漏衬结(DB 结)一直处于反向偏置直到发生雪崩击穿，此时由于发生雪崩倍增效应而会产生大量的电子空穴对.当雪崩效应产生的空穴电流I sub 通过衬底流向地的时候，会在横向寄生衬底电阻R sub 的两端产生一个电压降，该压降会使得衬底局部电势V R 上升.随着V R 上升，源衬结(BS 结)导通，最终触发寄生的横向NPN 晶体管导通，当寄生横向NPN 晶体管导通后，已不再需要一个很强的漏极电场将离子注入到漏极来产生较大的电流，这就会使得漏极电压下降，从而发生负阻现象(Snapback Effect).负阻区处于不稳定状态，只是高阻区和低阻区两个稳定区之间的过渡.一旦寄生横向NPN 晶体管导通后，由于衬底的电导调制作用，电阻又变为正值.当电流进一步增大，产生自加热，使器件内部温度升高.当达到硅的熔点1685℃时，器件会发生不可逆转的变化，器件会受到损伤，该现象称为二次击穿或者热击穿.图2-3 栅极接地NMOS晶体管器件的横截面示意图BVox图2-4 典型GGNMOS晶体管器件的I-V特性曲线GGNMOS晶体管的I-V特性曲线如图2-4所示，该曲线可以分成4个工作区域：1区和2区分别为线性区和饱和区，这两个区的I-V曲线可以用标准NMOS的I-V公式来进行描述；3区为负阻区，4区为高电流区，这两个区的I-V曲线已不能用标准NMOS的I-V公式来进行描述.在发生ESD时，GGNMOS晶体管工作于3区和4区.图2-4同时也表示了利用传输线脉冲(TLP)技术进行测量而获得的典型GGNMOS晶体管的负阻特性曲线.该曲线所反映出的负阻特性参数，如Vt1、Vh、It2和Ron等,这些参数对于器件ESD失效阈值电压(ESDV)大小的测量是非常关键的:1)(It1,Vt1)是首次击穿触发点，该点决定了ESD保护器件在何时将开启.Vt1可以如式（2-1）表达.()nI I R q T K BV V 11111⎪⎪⎪⎪⎪⎭⎫ ⎝⎛⎪⎪⎭⎫ ⎝⎛++*-*=dc c sub B BD ti α （2-1） 必须使开启电压V t1低于栅氧化层击穿电压BV ox ，同时必须使开启电压V t1高于最差情况下的电源电压VDD ，并留有一定的设计裕度(VDD+10%)，防止由于电源过冲噪声而引起意外的击穿触发.在实际ESD 保护电路设计，一般通过提高衬底电压或者栅极电压，来降低V t 的值；2) (I h ，V h )是维持点，是低阻ESD 电流开始泄放的起始点.采用较低的V h 值确保适当的电压钳位，防止内部器件的栅氧化层被击穿，同时可以减少ESD 电流泄放时的电源功率消耗(Power=V h *I ESD ).维持电压V h 应该高于电源电压以防止发生闩锁效应；3) R on 是导通电阻，其表达如式（2-2）： dsds on I V R ∂∂= （2-2） 尽可能小的导通电阻R on 可确保该ESD 器件具有较大的电流泄放能力，同时可以防止器件过早热击穿；4) (I t2，V t2)为器件的二次击穿点，器件ESDV 电压值的大小可由二次击穿电流I t2来表示.对于HBM 测试下的GGNMOS ESD 器件，其ESDV 电压值的近似表达如式（2-3）：()t2on LevelESD HBW I R V ⨯+=1500 （2-3） 由GGNMOS 晶体管的负阻(Snapback)特性曲线，设计者可以在硅验证之前预测出对应于HBM 模型的ESDV 电压值.2.2.3 SCR 的ESD 防护器件由于可控硅（Semiconductor controlled Rectifiers ，SCR ）触发前后，电阻变化很大，所以在功率器件中，用来承载大电流.同样SCR 可以用于设计ESD 保护结构，其结构和等效线路图如图2-5所示.AnodeT1T1T2RnwellRpwellCathode图2-5(a) SCR 的截面图 图2-5(b) SCR 结构的等效线路图图2-5 SCR 结构的截面图和等效线路图SCR在ESD冲击发生时也作为一个二端网络，其中阳极（Anode）和N阱短接，阴极（Cathode）和P阱短接.Anode与静电源相接，当ESD冲击发生时，加在N阱和P阱的P-N 结上的反向电压降足以使P-N结雪崩击穿.雪崩击穿后，SCR触发将有两种可能：1)雪崩击穿产生的空穴电流流过P阱体电阻RP-WELL，使P衬底电压升高，寄生的NPN 管开启.2)雪崩击穿产生的电子电流流过N阱体电阻RN-WELL，使寄生的PNP的EB结正偏，PNP 导通.通常NPN管的β高于PNP管的β，所以NPN管比PNP管更容易开启.VTRIG为N阱和P 阱的P-N结雪崩击穿电压.通常N阱/P阱的击穿电压在40V，一旦触发，不再需要Anode上提供偏置，二端点的电压V开始降低，V的最小值定义为VH .VH需要提供足够的电流流过P阱体电阻以保证NPN管导通，VH与NPN管和PNP管的基区宽度L有关，对应的I-V曲线如图2-6所示.图2-6 SCR的回扫特性曲线SCR有两个重要参数，ITRIG 和VH.ITRIG由P阱体电阻，即外延层厚度和P阱的掺杂浓度决定,VH 与L和N阱体电阻有关.现在的CMOS工艺中，VH的典型值为2~5V，由于SCR一旦触发，Anode和Cathode之间完全处于电导调制区，导通电阻仅为1Ω，作为ESD保护电路时，能很好地耗散能量.以上介绍了各种器件在ESD情况下表现的特性.在设计ESD保护电路结构时，就是利用器件的这些特性，根据不同的要求或工艺条件，选用不同的器件来实现符合要求的ESD 保护结构.例如，NMOS和SCR在ESD条件在都可能触发回归击穿，在CMOS工艺时可用NMOS 的回归特性来作ESD保护，但若要求有更快的保护速度，可考虑用SCR来实现ESD保护结构.2.3 ESD的测试方法ESD的测试可以分为检验型测试和研究型测试两类.检验型测试体现在产品的后端可靠性测试中，为了保证芯片产品的优良率，在产品的可靠性检验中，ESD检验是一个重要环节，以集成电路中的人体模型工业测试标准(见表2-3)，芯片通过一定值(一般为2 kV)的ESD检验才算合格.当前芯片的ESD检验大多采用ZAPMASTER测试仪.系统级的ESD检验大多采用电子枪.研究型测试侧重于芯片研发的前期，为了预测产品的ESD承受能力，从根本上保证芯片产品的优良率，以降低封装及测试成本并提高产品的研发效率，就必须在芯片的研发前期为芯片设计良好的ESD防护器件,而不是在产品的可靠性试验中发现问题之后再补救.为了得到ESD防护器件的关键性能指标，TLP是研究型测试中不可缺少的一种手段.不管是检验型测试还是研究型测试，都基于下面三种测试连接模式[3]：1)I/O口到VDD或者VSS的测试：通常包括PS、PD、NS和ND模式.其中P代表Positive，表示引脚接的是正电压，N代表Negative，表示引脚接的是负电压.D和S分别代表VDD和VSS，表示的是参考点的选择，实际测试时，参考点接地.PS是对VSS是正脉冲，PD是对VDD的正脉冲，NS是对VSS的负脉冲，ND是对VDD的负脉冲.这四种测试连接方式示意图如图2-7所示.图2-7(a) PS测试模式图图2-7(b) PD测试模式图图2-7(c) NS测试模式图图2-7(d) ND测试模式图图2-7 I/O口的四种测试连接模式2)I/O到I/O的测试，包括正向和负向的电压，被测引脚接测试电压，其他接地，VDD和VSS悬空，如图2-8所示.图2-8(a) 正电压模式图2-8(b) 负电压模式图2-8 I/O到I/O的测试连接模式3)VDD到VSS的测试，包括正向和负向的电压，如图2-9所示.图2-9(a) 正电压模式图2-9(b) 负电压模式图2-9 VDD到VSS的测试连接模式2.3.1 ZAPMASTER的ESD测试方法不同的测试标准对应不同的测试模型，同一测试模型可以对应多种测试标准.工业界商用的ESD测试仪器有很多种.本文中采用Thermo KeyTek公司生产的ZAPMASTER测试系统对HBM模型进行ESD测试，ZAPMASTER测试设备由中国电子科技集团第五十八研究所提供.对应的测试标准为GJB548A方法3015.短路测试波形要求上升时间小于10 ns，下降时间大约为150±20 ns．每次测试在管脚正负打击三次，打击时间间隔为一秒.2000 V的HBM 电压相当于1.2 A的尖峰电流.ESD打击测试是检测IC的ESD耐压，而不是洞察其失效机理，因为它仅仅是报告芯片是否能通过给定ESD电压打击值.根据具体要求，通过在电脑终端软件设定ZAPMASTER可以对IC产品进行步进电压或者恒定电压的ESD检验.从检验报告单中可得知各个失效的管脚组合以及可能失效的三种模式.这三种失效模式分别为：开路失效(OC)、包络线失效(ENV)和短路失效(SG).当被打击管脚之间加上的电压为工作电压的1.1倍时，直流通路电流达到1μA时定义为失效，包络线的有效范围是指在定义的失效电流正负15%的偏移范围之间.失效电流的检测可以通过电脑终端设置在每三个正负脉冲打击完毕后检测，或者只在单个正或者负脉冲打击完毕后检测.2.3.2 TLP技术的ESD测试方法芯片的ZAPMASTER ESD质量检测得到的只是其ESD耐压.要优化器件的ESD防护性能需要全面掌握防护器件的电学参数，而且一种典型的描述模型或单个工作优良系数并不能保证其能通过所有的EOS/ESD故障.例如一个芯片通过了CDM模型检测却在做HBM模型检测时失效.甚至器件在HBM模型测试下有1 kV和2~6 kV的ESD耐压，却在1~2 kV的范围内失效[4].如何准确测量ESD的有关参数尤其重要.因为直流大电流会引起器件的自加热，不能代表ESD事件的瞬态特性，因此在ESD防护器件的研究中，脉冲特性是必要的.器件在ESD事件下，其电流电压和时间的特性称为动态或准静态特性，在研发ESD防护器件中，TLP技术是一个必备手段.图2-10描述了待测器(Device Under Test，DUT)的脉冲特性，递增的脉冲信号加载在DUT上，此处为一个回滞(Snapback)特性的NMOS管防护器件.从其TLP I-V曲线中可知此NMOS管的触发点，维持点和热击穿点，以及NMOS管的导通电阻和漏电流[4].图2-10 连续脉冲方波的脉冲特性原理4002型TLP测试仪是美国Barth电子公司制造的，其主要组成部分有：Barth 40031传输线脉冲产生器控制盒、Tekronix 500 MHz数字示波器、Keithley 487皮安/电压源和斯坦福PS350高压电源供应器.其系统构架通过通用仪器总线(GPIB)由控制器控制，系统框图如图2-11所示.4002型TLP测试系统产生的脉冲波的上升时间可调整为0.2 ns，2 ns 和10 ns，脉宽可调为75 ns或100 ns.脉冲信号通过传输线传出，可对圆片或者封装好的测试器件或芯片进行测试.。

模拟静电场简介静电场是一种存在于带电粒子周围的力场，它是由于带电粒子的电荷引起的。

在物理学中，静电场是研究范围广泛且重要的一部分，可以应用于各种领域，如电力工程、电子学和生物学等。

为了更好地理解静电场的性质和行为，科学家们通过模拟和实验方法进行研究。

本文将介绍如何使用模拟方法来模拟静电场，并给出一些常见的模拟实例。

模拟方法在模拟静电场时，我们可以使用计算机模拟的方法。

通过在计算机上建立数学模型，并运行相关的模拟算法，我们可以模拟出静电场的各种性质和运动规律。

常见的模拟方法包括：1.粒子方法：采用粒子模型来描述电荷的位置和运动状态，通过模拟粒子的相互作用来模拟静电力场。

常用的粒子模拟算法包括质点法和粒子法等。

2.网格方法：将空间划分为网格，通过计算网格点上电荷的叠加效应来模拟静电场。

常见的网格模拟算法包括有限差分法和有限元法等。

3.边界元法：将带电物体的表面分割为小元素，通过计算边界上的电荷叠加效应来模拟静电场。

边界元法可以非常准确地计算复杂形状物体的静电场。

4.装配法：将静电场模拟问题抽象为一个线性方程组，并使用矩阵装配和求解方法来求解方程组，从而得到静电场的解。

模拟实例1. 粒子模拟粒子模拟方法常用于模拟小尺寸的物体，例如分子和原子。

在粒子模拟中，每个粒子的位置和电荷状态都被建模，并通过求解牛顿方程和库仑定律来计算粒子间的作用力。

通过迭代计算，我们可以模拟出粒子的运动轨迹和静电场分布。

下面是一个用粒子模拟方法模拟带电粒子在二维空间中的运动轨迹的示例代码：import numpy as npclass Particle:def__init__(self, x, y, q):self.x = xself.y = yself.q = qdef get_force(self, particle):dx = particle.x -self.xdy = particle.y -self.yr = np.sqrt(dx**2+ dy**2)f =self.q * particle.q / r**2fx = f * dx / rfy = f * dy / rreturn fx, fydef update(self, particles, dt):ax =0ay =0for particle in particles:if particle !=self:fx, fy =self.get_force(particle) ax += fxay += fyself.x +=self.vx * dt +0.5* ax * dt**2self.y +=self.vy * dt +0.5* ay * dt**2self.vx += ax * dtself.vy += ay * dtparticles = [Particle(0, 0, 1),Particle(1, 0, -1),Particle(0, 1, -1),Particle(1, 1, 1)]dt =0.01for _ in range(1000):for particle in particles:particle.update(particles, dt)2. 网格模拟网格模拟方法常用于模拟较大尺寸的物体，例如金属导体和电力设备。

空气式静电放电规律研究和理论建模
空气式静电放电规律研究和理论建模
空气静电放电(ESD)是一种复杂的气体放电过程并受到很多因素的影响,其中放电电压的大小、极性、电极接近速度和环境湿度都是影响放电的主要因素.利用本课题研制的新型静电放电实验装置,在不同的放电电压、不同极性、不同电极接近速度和不同环境湿度条件下研究了空气ESD的放电特性,重点分析了放电电流峰值与这些因素的关系.建立了能够估算放电参数和被试设备接收的耦合电压之间定量关系的数学模型,可为ESD抗扰度实验的定量分析提供参考.
作者：贺其元刘尚合王庆国武占成 HE Qi-yuan LIU Shang-he WANG Qing-guo WU Zhan-cheng 作者单位：军械工程学院,静电与电磁防护研究所,河北,石家庄,050003 刊名：河北大学学报（自然科学版）ISTIC PKU英文刊名：JOURNAL OF HEBEI UNIVERSITY(NATURAL SCIENCE EDITION) 年，卷(期)：2007 27(6) 分类号：O441.1 关键词：静电放电(ESD) 耦合电压接近速度极性效应数学模型。