MCS—51单片机组成原理共41页

格式：ppt
大小：2.19 MB
文档页数：41

下载文档原格式

MCS—51系列单片机组成及工作原理

单元地址 2FH 2EH 2DH 2CH 2BH 2AH 29H 28H 27H 26H 25H 24H 23H 22H 21H 20H MSB 7FH 77H 6FH 67H 5FH 57H 4FH 47H 3FH 37H 2FH 27H 1FH 17H 0FH 07H 7EH 76H 6EH 66H 5EH 56H 4EH 46H 3EH 36H 2EH 26H 1EH 16H 0EH 06H 7DH 75H 6DH 65H 5DH 55H 4DH 45H 3DH 35H 2DH 25H 1DH 15H 0DH 05H
内部程序存储器有一些特殊单元
复位入口: 0000H~0002H 中断入口: 0003H～0023H
一组特殊单元是0000H~0002H。系统复位后，（PC）=0000H，单片机从0000H单元开始执行程序。如果不是从0000H开始，就要在这三个单元中存放一条无条件转移指令。中断源的入口向量地址 0003H~000AH：外部中断0中断地址区
位地址
7CH 74H 6CH 64H 5CH 54H 4CH 44H 3CH 34H 2CH 24H 1CH 14H 0CH 04H 7BH 73H 6BH 63H 5BH 53H 4BH 43H 3BH 33H 2BH 23H 1BH 13H 0BH 03H 7AH 72H 6AH 62H 5AH 52H 4AH 42H 3AH 32H 2AH 22H 1AH 12H 0AH 02H 79H 71H 69H 61H 59H 51H 49H 41H 39H 31H 29H 21H 19H 11H 09H 01H
微机原理与接口技术
PDF 文件使用 "pdfFactory Pro" 试用版本创建
2、位寻址区（20H~2FH）

MCS-51系列单片机的结构与原理.ppt

8031（无ROM）
5个中断源
51子系列 8051 （掩模ROM，RAM128B，4KBROM） 2个定时器
8751 （EPROM ，RAM128B，8KBROM ）
MCS-51单片机
8032（无ROM）
6个中断源
52子系列 8052 （掩模ROM，RAM256B，2KBROM） 3个定时器
8752 （EPROM ，RAM256B，2KBROM ）
位处理器（布尔处理器）
CPU的功能: 负责控制、指挥和调度整个单元系统协调的工作,完成运算和控制输入/输出功能等操作
1. 运算器
（1）运算器的组成
算数逻辑单元ALU 累加器A 寄存器B 暂存器(TEMP) 程序状态寄存器PSW
（2）功能：是进行算术运算和逻辑运算,也可以对单字节、半字节（4位）等数据进行操作。
控制引脚
ALE/P R O G (30脚)
ALE地址锁存使能信号输出端。存取片外存储器时，用于锁存低8位地址。
PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编程脉冲。
控制引脚
/PSEN（29脚）
程序存储器输出使能输出端。它是外部程序存储器的读选通信号，低电平有效。
E A /Vpp（31脚）片内程序存储器屏蔽控制端（1），低电平有效。
特殊功能寄存器区(80H-FFH) 直接寻址
通用区(80H-FFH)：
间接寻址
仅52子系列有
位寻址区位地址分配表
2.片外数据存储器
片外数据存储器可寻址空间是指MCS-51单片机对片外扩展数据存储器的最大寻址能力。51单片机是64KB。
定时器/计数
器等。不能
程序存储器ROM,4KB/8KB(8051/52)

MCS51单片机结构及原理PPT课件

GND
P2口锁存器
P3口锁存器
ROM
令译码的结果，输出相应的控制信号。
PSEN ALE
EA RESET
B
SP
Acc
PCON SCON TMOD TCON
TEM1
TEM2
TH0
TL0
TH1
TL1
定时指与令控指制针电寄路存
器
SBUF
IE
IP
中断模块
串行口模块
定时器/计数器模块
ALU PSW
P3口锁存器
第2章 89C51单片机单片机的硬件结构
作业
第47页 2、3、5、6、8、10、13、15
13.11.2020
1
1
第2章 89C51单片机单片机的硬件结构
P2.0~P2.7
P0.0~P0.7
1、16位寄存器，低8位经P0 口输出， V高1cc 、8位数据经指P2针R口AMD地输址P出TRRA是M 一个P2口驱1动6 位的P2专口驱用动 2寄GN、D存存器放, 下其一高寄存条位器将字要节寄存执寄器行存P的器2口指用锁存令D器 P地H址P表3口.锁示程存器,序 ROM
mov
FFFFH
movc
FFFFH
外部 ROM
外部 ROM
机内的I/O口、串行口、定时/计数器、中断系统等相关的数据寄存器
（或缓冲器）以及控制寄存器和状态寄存器，用于存放相应功能部件
的控制命令、状态和数据。
13.11.2020
4
4
第2章 89C51单片机单片机的硬件结构
（三）并行口（Parallel Port）
有4个并行的I/O口：P0、P1、P2、P3，每根口线都可独立地用作输入或输出。

第2章 MCS51单片机组成与工作原理PPT课件

暂存器2 指令译码器ID
PSW
ALU
定时与控制
振荡器
缓冲器
DPH DPL PC增量器
程序计数器PC 地址寄存器 AR
VSS
XTA XTA EA RST ALE PSEN
L2 L1
单片机结构图(中)
ROM 4K字节
2.1 单片机管脚及片外总线结构
本节主要学习内容：
1.引脚介绍：电源引脚；外接晶体引脚；控制引脚； I/0口引脚。
2.外总线结构地址总线；数据总线；控制总线。
80C51
AT89C51
ATMEL
FLASH型
87C51
EPROM型
MCS-51单片机（DIP封装） 4
VCC RST XTAL1
P0口 XTAL2 /EA /PSEN ALE
P1口 P3口 RXD TXD /INT0 /INT1 P2口 T0 T1 /WR /RD GND
P3口第二功能表（ P3.0 10脚－－ P3.7 17脚）
口线定义 P3.0 RXD P3.1 TXD P3.2 INT0 P3.3 INT1
说明
口线定义
说明
串行数据输入口 P3.4 T0 计数器０外部输入信号串行数据输出口 P3.5 T1 计数器１外部输入信号
外部中断０输入口 P3.6 / WR 外部数据存储器写信号外部中断１输入口 P3.7 / RD 外部数据存储器读信号
寄存器 TCON T2CON TH0
00H 07H 0000H FFH XX000000B 0X000000B 00H
TL0 TH1 TL1 SCON SBUF PCON
复位状态 00H 00H 00H
00H 00H 00H 00H XXH 0XXX0000B

第2章MCS-51单片机的结构和原理

V CC 40 20 1 0 R XD 1 1 TXD 3 0 ALE 2 9 P SEN
1、时钟电路
要给单片机CPU提供时钟信号，就需要相关的硬件电路，即振荡器和时钟电路。51系列单片机内部有一个高增益反相放大器，这个反相放大器的作用就是构成振荡器，但要形成时钟，外部还需要加一些附加电路。
进位carry，辅助进位auxiliary carry，用户标志 flag zero，寄存器选择register select，溢出 overflow，奇偶parity
例：MOV A,#0FH
0000 1111
ADD A,#0F8H
+ 1111 1000 1 0000 0111
⊕ ⊕ AC =1， CY =1， OV= CY AC =1 1 =0，P=1，所以：
V CC G ND R XD TXD A LE /P P SEN
3 9 P00 3 8 P01 3 7 P02 3 6 P03 3 5 P04 3 4 P05 3 3 P06 3 2 P07
2 1 P20 2 2 P21 2 3 P22 2 4 P23 2 5 P24 2 6 P25 2 7 P26 2 8 P27
中断1
8位
串行口中断
定时器1中断
外部中断1
定时器0中断
外部中断0 0000H是程序执行的起始单元, 在这三个单元存放一条无条件转移指令，引导
程序存储器资源分布
4. 数据存储器
片内、片外分开编址
片内RAM：
① 低128B片内RAM ② 高128B片内RAM
0000-007FH 0080-00FFH
08H R0 07H R7 00H R0
00 3区 2区 1区 0区

MCS51单片机的硬件结构与工作原理

制造工艺为HMOS的 MCS-51的单片机都采用 40只引脚的双列直插封装(DIP）方式，目前大多数为此类封装方式。制造工艺为 CHMOS的 80C51/80C31除采用 DIP封装外，还采用方形封装方式，为 44只引脚。
40只引脚按其功能来分，可分为三部分：
1.电源及时钟引脚： Vcc、Vss；XTAL1、XTAL2
注意：对于8031来说此脚必须接地。
VPP: 8751片内EPROM固化编程时，用于施加较高的编程电压。
2.2.3
无固定上拉电阻，有 MOS管串接。 I/O两个口引脚
1) P0口：双向8位三态I/O口，此口为地址总线（低8位）及数据总线分时复用口，有固定的上拉电阻可带8个LSTTL负载。。无高阻“浮空” 2) 状态。 2) P1口：8位准双向I/O口，可带4个 3) LSTTTL负载。 3) P2口：8位准双向I/O口，与地址总线（高8位）复用。 4) P3口：8位准双向I/O口，双功能复用口。
返回
2.3 MCS-51单片机的CPU
2.3.1 MCS-51单片机CPU的组成
2)ALE/PROG（30引脚）
ALE引脚输出为地址锁存允许信号,当单片机上电工作后,ALE引脚不断输出正脉冲信号. 当访问片外存储器时，ALE(地址锁存允许信号)输出脉冲的负跳沿用于16位地址的低8位锁存信号。
不访问片外存储器，ALE端以时钟振荡器频率的1/6固定输出正脉冲。在访问外部数据存储器时（执行MOVX指令），ALE会丢失一个 ALE脉冲。
内部时钟方式
机器周期、指令周期与指令时序
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1
P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P P P P P P P P P P P P 1 2 1 2 1 2 1 2 1 2 1 2

MCS-51单片机结构和原理

整理课件 15
跳转到第一页
7FH 30H
2FH
7F
7E
7D
7C
7B
7A
79
78
2EH
77
76
75
74
73
72
71
70
2DH
6F
6E
6D
6C
6B
6A
69
68
2CH
67
66
65
64
63
62
61
60
2BH
5F
5E
5D
5C
5B
5A
59
58
2AH
57
56
55
54
53
52
51
50
29H
4F
4E
4D
4C
4B
4A
P2.1
P2.0
9F
9E
9D
9C
9B
9A
SCON
SM0
SM1
SM2
REN
TB8
RB8
99
98
98H
TI
RI
97
96
95
94
93
92
91
90
P1
90H
P1.7
P1.6
P1.5
P1.4
P1.3
P1.2
P1.1
P1.0
8F
8E
8D
8C
8B
8A
89
88
TCON
88H
TF1
TR1
TF0
TR0
IE1
IT1
IE0
整理课件 4

第2章 MCS-51系列单片机的结构及原理

2.3 引脚功能——封装形式
40P6-PDIP
单片机技术
2.3 引脚功能——引脚含义
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST RXD/ P3. 0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4 T1/ P3.5 WR/ P3.6 RD/ P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 24 22 21 VCC P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
2mcs51系列单片机的内部总体结构88微处理器运算部件b数据存储器ramp0口p2口程序存储器特殊功特殊功能寄存器sfrromepromvccvss图21mcs51单片机的基本结构控制部件p1口p3口串行口定时计数器中断系统88xtal1xtal2psenaleeareset端口0驱动器端口2驱动器ram地址锁存器ram1288端口0锁存器端口2锁存器rom4k8b寄存器程序地址寄存器缓冲器寄存器vcc5vvss堆栈指针spacctmp2tmp1p00p07p20p27图22mcs51片内总体结构框图rstpc1寄存器pcdptr指针p10p17psw端口3锁存器端口1锁存器端口1驱动器端口3驱动器scontl0tmodth1iepconth0sbuftxrx中断串行口和定时器逻辑tcontl1iposcp30p37alepsenxtal2xtal1alu指令寄存器定时与控制指令译码器返回本节2

单片机结构(共46张PPT)

MCS-51单片机的结构原理
8051是MCS-51系列单片机的典型产品，我们以这一代表性的机型进行系统的讲解。
➢ 内部结构
➢ 外部引脚 ➢ 工作时序
➢ 实例分析
第1页，共46页。
典型单片机结构
T0 T1
时钟电路 ROM
内部总线 CPU
RAM
定时/计数器
并行接口
串行接口
中断系统
中央处理器数据存储器(RAM)
输入输出引脚
P1.0
➢ P0：P0.1~P0.7
P1.1
➢ 漏极开路双向I/O
P1.2 P1.3
➢ 一般为数据总线口
P1.4
➢ P1：P1.1~P1.7
P1.5 P1.6
➢ 拟双向I/O通道
➢ P2：P2.1~P2.7
P1.7 RST
RXD/P3.0
➢ 拟双向I/O通道
TXD/P3.1 INT0/P3.2
P3口的第二功能表
I/O口
第二功能
注释
2个定时器T0、T1溢3，.0 然后从中间往两R头X逐D 个灭，周而复始为1时：负边沿触发中断请求；
串行口数据接收端
分别由8位寄存器TH0、TL0 和 TH1、TL1组成。
else return(0);
28
14
27
15
26
16
25
17
24
18
23
19
22
20
21
第10页，共46页。
V CC P0.0/AD 0 P0.1/AD 1 P0.2/AD 2 P0.3/AD 3 P0.4/AD 4 P0.5/AD 5 P0.6/AD 6 P0.7/AD 7 EA/V PP ALE/PROG PSEN P2.7/A 15 P2.6/A 14 P2.5/A 13 P2.4/A 12 P2.3/A 11 P2.2/A 10 P2.1/A 9 P2.0/A 8

MCS-51单片机的结构与原理(PPT 42)

第1章 MCS-51单片机的结构与原理
主要内容：
典型单片机（ MCS-51, MSP430, EM78, PIC, Motorola, AVR ）的性能，MCS-51内部结构、特点、工作方式、时序和最小应用系统。为学生后续学习单片机应用系统设计、利用单片机解决工程实际问题打下坚实的基础。重点在于基本概念、组成原理、特点及MCS-51的最小应用系统，难点在于时序。
17
6．中断系统
中断：指CPU暂停原程序执行，转而为外部设备服务（执行中断服务程序），并在服务完后返回到原程序执行的过程。中断系统：指能够处理上述中断过程所需要的硬件电路。中断源：指能产生中断请求信号的源泉。
8051可处理5个中断源（2个外部，3个内部）发出的中断请求，并可对其进行优先权处理。外部中断的请求信号可以从P3.2, P3.3（即 INT0 和 INT1 ）引脚上输入，有电平或边沿两种触发方式；内部中断源有3个，2个定时器/计数器中断源和1个串行口中断源。
5．定时器/计数器
8051内部有两个16位可编程序的定时器/计数器，均为二进制加1计数器，分别命名为T0和T1。
T0和T1均有定时器和计数器两种工作模式。在定时器模式下，T0和T1的计数脉冲可以由单片机时钟脉冲经12分频后提供。在计数器模式下，T0和T1的计数脉冲可以从P3.4 和P3.5引脚上输入。对T0和T1的控制由定时器方式选择寄存器TMOD和定时器控制寄存器TCON完成。
设立堆栈的目的是用于数据的暂存，中断、子程序调用时断点和现场的保护与恢复。
15
（8）I/O口专用寄存器（P0, P1, P2, P3）
8051片内有4个8位并行I/O接口P0, P1, P2和P3，在SFR中相应有4个I/O口寄存器P0, P1, P2和P3。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

§1. MCS-51引脚描述与内部结构
一、封装形式
★ PDIP封装，引脚数40、24、20、8
★ PLCC封装，68脚、44脚
PLCC
◆ HMOS工艺的51单片机，40引脚双列直插PDIP封装，如8051
PDIP
◆ CHMOS工艺的51单片机，44脚方型塑封结构PLCC封装，如80C51
PDIP封装
存储器类型内部内部内部
单片机
ROM EPROM RAM
其它
8031 / MCS—51 8051 4KB
8751 /
/ / 4KB
128B
4个8位可编程并行接口 2个16位定时/计数器 1个串行通信接口URAT
2个外部中断源
8032 / MCS—52 8052 8KB
8752 /
/ / 8KB
256B
构
/WR：外部数据写选通信号 /RD：外部数据读选通信号
I/O接口
P0口：外部数据总线和地址总线低8位或I/O口 P1口：I/O口 P2口：外部地址总线高8位或I/O口 P3口：I/O口或特殊端口
特殊端口
串行口：RXD、TXD 中断接口：INT0、INT1 计数器：T0、T1
三、单片机的内部结构
内部
程序存储器ROM
指令译码逻辑 ——内部最多4KB ROM或EPROM
组数据存储器RAM ——内部128B RAM以及特殊寄存器SFR块
成时序控制逻辑 ——内部时钟振荡器及时序控制逻辑
接口控制电路
并行输入输出接口：4个8位I/O接口串行输入输出接口：1个UART 复位逻辑RST：高电平复位（＞10ms）中断控制逻辑：2个外部和3个内部中断
HMOS工艺的51单片机
二、引脚定义
8051单片机的引脚定义： ◆2条电源线 ◆2条外接晶体振荡器 ◆4条控制和电源复用线 ◆32条I/O引脚
详细引脚描述参见表2－1－1
电源：VCC、VSS
复位：RST，高电平复位
外时钟：XTAL1、XTAL2
部结存储器接口信号
/EA：低电平从外部程序存储器取指令 /PESN：取指令选通信号 ALE：外部地址锁存信号
入口地址是硬件自动引导的程序跳转
入口
何谓入口地址？
入口地址
0000H 0003H 000BH 0013H 001BH 0023H 002BH
用途
复位入口 INT0中断入口 CTC0中断入口 INT1中断入口 CTC1中断入口串行口中断入口 CTC2中断入口（52系列）
ORG 0000H AJMP MAIN ORG 0003H AJMP SUB-IT0 ORG 000BH AJMP SUB-CT0 ORG 0013H AJMP SUB-IT1 ORG 001BH AJMP SUB-CT1 ORG 0023H AJMP SUB-UT
4个8位可编程并行接口 3个16位定时/计数器 1个串行通信接口URAT 2个外部中断源
★一般MCS—51单片机不加特别说明就指8031
4、存储器结构
哈佛结构：程序与数据分为两个独立存储器逻辑空间分开编址。
普林斯顿结构：程序和数据共用一个存储器逻辑空
间，统一编址。
MCS— 51
二、7个入口地址
时钟
外扩展部分
ROM存储器
RAM存储器 SFR特殊寄存器
计数输入 T0 T1
定时/计数器
CPU
并行 I/O接口
串行 I/O接口
中断系统
P0 P1 P2 P3
TXD RXD INT0 INT1
MCS-51单片机内部结构
算术逻辑运算单元ALU
累加器ACC
寄存器阵列、栈区
中央处理器CPU
状态标志PSW 程序指针PC、栈指针SP、数据指针DPTR
§2. MCS-51存储器配置
一、地址空间
4个物理存储器空间：内部ROM、外部ROM
1、程序存储器空间
内部RAM、外部RAM。
内部ROM+外部ROM的总空间=64 KB
三种程序存储器配置情况：
（a）内部ROM（或PROM、EPROM、EEPROM、FLASH ROM） 4KB：0000H——0FFFH
◆外部RAM空间=64KB
★★
MCS-51的程序寻址范围为：0000HFFFFH MCS-51的内部RAM寻址范围为：00H7FH
内部SFR寻址范围为：80HFFH MCS-51的外部RAM寻址范围为：0000HFFFFH
3、MCS—51单片机的分类
◆MCS—51单片机泛制8031、8051、8751等型号，其主要型号区别在于其内部ROM的类型 ◆MCS—52系列单片机泛指8032、8052、8752等型号,它是对应 MCS—51系列单片机的加强型或称double型,主要是存储器加倍
例2－1：程序入口引导
ORG 0050H；INT0中断
SUB-IT0：…
；服务子程序
RETI
ORG 0100H；CTC0中断
SUB-CT0：…
；服务子程序
RETI
ORG 0500H；RST复位入口
MAIN： …
；主程序
END
三、内部128B RAM
◆51系列单片机内部RAM总寻址空间为 256B
（b）外部ROM（或PROM、EPROM、EEPROM、FLASH ROM） 64KB：0000H——FFFFH
（c）内部+外部内部4KB：0000H——0FFFH 外部60KB：1000H——FFFFH
EA=1时，访问内部程序存储器，超出内部地址范围时，自动指向外部；
EA=0时，强行访问外部程序存储器, 不管内部是否有程序存储器。
EA管脚的作用?
0FFFH : : :
0000H
内部ROM （4KB）
FFFFH
:
:外部ROMBiblioteka : 1000H 0FFFH
（60KB）
: 内部or 外部ROM
:
:
（4KB）
0000H
2、数据存储器空间
◆内部RAM空间=256B，低128B为数据存储器RAM，另128B空间作为特殊寄存器SFR使用
内部中断：1个串行口中断、2个计数器中断外部中断：2个外部中断INT0、INT1
四、主要性能
小结
◆CPU：8位； ◆存储器：片内128B RAM、4KB ROM，片外可扩展64KB
RAM、64KB ROM； ◆4个8位I/O口，共32条I/O口线； ◆2个16位定时／计数器； ◆1个全双工通用异步串行通信端口； ◆2个外部、3个内部共5个中断源，2个中断优先级； ◆内部RAM以及特殊寄存器SFR可以位寻址，即拥有布尔操作区； ◆乘除指令、布尔操作指令。