微程序入口地址映射表

中央处理器(CPU)(总分200,考试时间90分钟)一、单项选择题1. 指令译码器是对( )进行译码。

A. 整条指令B. 指令的操作码字段C. 指令的地址D. 指令的操作数字段2. 采用断定方式的微指令中，下一条微指令的地址是( )。

A. 在微指令计数器中B. 在微指令寄存器中C. 在程序计数器中D. 在本条微指令的顺序控制字段中3. 垂直型微指令的特点是( )。

A. 微指令格式垂直表示B. 控制信号经过编码产生C. 采用微操作码D. 采用微指令码4. 在计算机系统中，表征系统运行状态的部件是( )。

A. 程序状态寄存器B. 累加寄存器C. 程序计数器D. 中断寄存器5. 微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。

通常采用的一种方法是断定方式，其基本思想是( )。

A. 用程序计数器PC来产生后继微指令地址B. 用微程序计数器μPC来产生后继微指令地址C. 通过微指令顺序控制字段由设计者指定或者由设计者指定的判断字段控制产生后继微指令地址D. 通过指令中指定一个专门字段来产生后继微指令地址6. 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用( )来规定。

A. 主存中读取一个指令字的最短时间B. 主存中读取一个数据字的最长时间C. 主存中写入一个数据字的平均时间D. 主存中读取一个数据字的平均时间7. 微操作信号发生器的设计与下列因素( )基本无关。

A. CPU寄存器数量B. 指令系统C. 数据通路D. 机器字长8. 同步控制方式在实际应用中所表现的主要特点是( )。

A. 指令周期长度固定B. 工作周期长度固定C. 总线周期长度固定D. 时钟周期长度固定9. 微程序控制器中，机器指令与微指令的关系是( )。

A. 每一段机器指令组成的程序由一条微指令来执行B. 每一条机器指令由一段微指令组成的微程序解释执行C. 每一条机器指令由一条微指令来执行D. 每一条微指令由若干条机器指令解释执行10. 计算机操作的最小单位时间是( )。

2021年江西财经大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、下列不属于程序控制指令的是（）。

A.无条件转移指令B.条件转移指令C.中断隐指令D.循环指令2、假定编译器对C源程序中的变量和MIPS中寄存器进行了以下对应：变量f、g、h、i、i分别对应给寄存器$s0，$s1，$s2，$s3，$s4，并将一条C赋值语句编译后生成如下汇编代码序列：add $s0,$s1,$s2，add $t1,$s3,$s4sub $s0,$t0,$t1请问这条C赋值语句是（）。

A. f=（g+i）-（h+i）B. f=（g+j）-（h+i）C. f=（g+ h）-（j +i）D. f=（j +i）-（g+ h）3、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（）A.2-9B.2-8C.2-7D.2-64、在浮点机中，判断原码规格化的形式的原则是（）。

A.尾数的符号位与第一数位不同B.尾数的第一数位为1，数符任意C.尾数的符号位与第一位相同D.阶符与数符不同5、某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=11110100，[y] 补=l0110000。

若整型变量z=2x+y/2，则z的机器数为（）。

A.11000000B.00100100C.10101010D.溢出6、下列关于虚拟存储器的说法，错误的是（）。

A.虚拟存储器利用了局部性原理B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，可以提升操作速度C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度D.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享7、某C语言程序段如下：for（i=0；i<9；i++）{temp=1；for（j=0；j<=i；j++）temp+=a[J]；sum+=temp；}下列关于数组a的访问局部性的描述中，正确的是（）。

第1章思考题及习题参考答案1写出下列二进制数的原码、反码和补码（设字长为8位）。

（1）001011 （2）100110（3）-001011 （4）-111111答：（1）原码：00001011 反码：00001011 补码：00001011（2）原码：00100110 反码：00100110 补码：00100110（3）原码：10001011 反码：11110100 补码：11110101（4）原码：10111111 反码：11000000 补码：110000012已知X和Y，试计算下列各题的[X+Y]补和[X-Y]补（设字长为8位）。

(1) X=1011 Y=0011(2) X=1011 Y=0111(3) X=1000 Y=1100答：（1）X补码=00001011 Y补码=00000011 [–Y]补码=11111101[X+Y]补=00001110 [X-Y]补=00001000（2）X补码=00001011 Y补码=00000111 [–Y]补码=11111001[X+Y]补=00010010 [X-Y]补=00000100（3）X补码=00001000 Y补码=00001100 [–Y]补码=11110100[X+Y]补=00010100 [X-Y]补=111111003 微型计算机由那几部分构成？答：微型计算机由微处理器、存储器和I/O接口电路构成。

各部分通过地址总线（AB）、数据总线（DB）和控制总线（CB）相连。

4 8086的寻址范围有多大？其物理地址是如何形成？答：8086有20根地址总线，它可以直接寻址的存储器单元数为1M字节，其地址区域为00000H—FFFFFH。

物理地址是由段地址与偏移地址共同决定的，物理地址=段地址×16+偏移地址其中段地址通常来自于段寄存器CS ，物理地址来自于IP。

5 什么叫单片机？它有何特点？答：单片机就是在一块硅片上集成了CPU、RAM、ROM、定时器/计数器和多种I/O口（如并行、串行及A/D变换器等）的一个完整的数字处理系统。

*本试卷为随机选题1．下列关于微指令的叙述中不正确的是( )。

A．微指令中可以不设置下地址字段B．同一条微指令中的微命令属于相容性微命令C．微指令中常常包含判别测试位D．微指令的长度与指令的复杂度有关2．假定指令地址码给出的是操作数本身，则该操作数采用的是( )寻址方式。

A．立即 B．直接 C．基址 D．相对3．以下有关总线标准的叙述中，错误的是______。

A．引入总线标准便于设备互换和新设备的添加B．主板上的处理器总线和存储器总线通常是专用总线C．I/O总线通常是标准总线，所以PCI总线是标准总线D．串行总线的数据传输率一定比并行总线的数据传输率低4．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作______。

A．停止CPU访问主存B．周期挪用C．DMA与CPU交替访问D．DMA5．在以下描述PCI总线的基本概念中，正确的表述是______。

A．PCI总线是一个与处理器相关的高速外围总线B．PCI总线的基本传输机制是猝发式传送C．PCI设备一定是主设备D．系统中只允许有一条PCI总线6．下面关于溢出的叙述中不正确的是( )A．浮点数溢出的条件是阶码溢出B．定点运算器产生溢出的原因是运算结果超出了定点数的表示范围C．当定点运算器采用双符号位时，若运算结果的双符号位不同则溢出D．当定点运算器采用单符号位时，若符号位与最高数值位相异则溢出7．零地址指令可选的寻址方式是（）A．立即寻址B．间接寻址C．堆栈寻址D．寄存器寻址8．设某程序执行前r0 =0x 11223344。

依次执行下列指令：r1=0x100；STR r0, [r1]（将r0中的数据存放到r1的内容所指向的主存单元）；LDRB r2 ,[r1]（从r1内容所指主存单元取一个字节的数据送r2中保存）。

若数据在主存中按小端模式存放，则r2中的内容为 ( )A．0X11B．0X22C．0X33D．0X449．采用规格化浮点数的目的是 ( )A 增加数据的表示范围B．保证运算结果正确性C．防止运算时产生溢出 D．增加数据的表示精度10．某计算机字长8位，采用补码数据表示。

第一章TEC-2实验计算机系统原理§1.1 TEC-2机硬件系统的基本组成1．TEC-2机硬件的基本组成TEC-2机硬件的基本组成如图1.1.1所示，实物图见1.1.2所示。

图 1.1.1 TEC-2机硬件的基本组成图1.1.1中粗方框内部分，是TEC-2机的主体，被做在图1.1.2中两块垂直插接在一起的大印刷电路板上，它包括计算机主机的3个重要组成部件：运算器、控制器、主存储器。

此外，还配备了2个串行接口电路，可以接计算机终端、IBM/PC机或另一台TEC-2机等。

水平板上还设置了26个钮子开关，两个12位的微型开关，3个按键，16个发光二极管。

能支持高级（有终端或PC机）、初级（仅用开关、按键与指示灯完成实验）2个层次上的主机部分的实验。

图1.1.1中粗线框外的DMA接口、并行接口、实时钟设备是TEC-2机提供的3个任选件。

可以分别接软磁盘驱动器（要带接口驱动电路）、8位并行口打印机或其它8位入/出设备，并提供实时钟支持。

这为TEC-2机提供了强有力的入/出实验功能。

带虚线的4个框，表示的是计算机标准外设或PC机，需要时，可以将它们接入TEC-2机系统中，以进行相应的实验。

图1.1.1中最右上角的框，表示的是通过一个50芯的扁平电缆，将TEC-2机的信号引出到实验板上，可以在实验板上搭接各种逻辑电路，以方便地进行诸如实时钟、并行口、DMA 接口、主存扩展、中断等各种类型的实验。

12图 1.1.2 TEC-2机实物图2．TEC-2机的简化逻辑框图在详细讲解TEC-2机各部件的具体组成与运行原理之前，先看懂TEC-2机的简化逻辑框图是很重要的，这对理解TEC-2计算机的整机结构、各功能部件之间的连接关系很有益处。

TEC-2机的简化逻辑框图如图1.1.3所示。

TEC-2机主要由以下几部分组成：（1）TEC-2机的运算器部件，主要由4片AM2901芯片组成，还包括由一片Gal20v8组成的状态寄存器，以及其它一些辅助电路。

计算机组成原理实验指导书王潇编写仲恺农业工程学院计算机科学与工程学院二00八年十月目录第一章TEC-XP16实验计算机系统原理 (1)§1.1TEC-XP16计算机组成原理实验系统概述 (1)§1.2TEC-XP16机指令系统 (8)§1.3TEC-XP16机运算器部件 (12)§1.4TEC-XP16机内存储器部件 (15)§1.5TEC-XP16机的控制器部件 (18)§1.6TEC-XP16机的输入输出及中断 (22)第二章TEC-XP16实验计算机系统实验内容 (24)实验一基础汇编语言程序设计 (24)实验二脱机运算器实验 (29)实验三存储器部件教学实验 (32)实验四组合逻辑控制器部件教学实验 (37)实验五微程序控制器部件教学实验 (51)实验六输入/输出接口扩展实验 (59)实验七中断实验 (63)实验八8位模型机的设计与实现(综合实验) (71)附录 (74)附录1 联机通讯指南 (74)附录2TEC-XP16计算机组成原理实验系统简明操作卡 (77)附录3微程序入口地址映射表 (78)附录4指令流程框图 (80)附录5指令流程表 (82)附录6书写实验报告的一般格式 (86)参考文献 (87)第一章TEC-XP16实验计算机系统原理§1.1 TEC-XP16计算机组成原理实验系统概述一、教学计算机系统的实现方案和硬软件资源概述TEC-XP是由清华大学计算机系和清华大学科教仪器厂联合研制的适用于计算机组成原理课程的实验系统，主要用于计算机组成原理和数字电路等的硬件教学实验，同时还支持监控程序、汇编语言程序设计、BASIC高级语言程序设计等软件方面的教学实验。

它的功能设计和实现技术，都紧紧地围绕着对课程教学内容的覆盖程度和所能完成的教学实验项目的质量与水平来进行安排。

其突出特点是硬、软件基本配置比较完整，能覆盖相关课程主要教学内容，支持的教学实验项目多且水平高。

计算机组成原理复习题复习题1．填空题1.若二进制数X=10100. Y=－10100.则在8位字长的补码定点整数的表示中，[x]补＝_______,[y]补=____而在补码定点小数表示中。

若x=0.11010,y=－0.11010,则[x]补＝_______.[y]补＝________。

2． 8位（包含1位符号位）的定点数，若用补码表示，－1的补码在定点小数和定点整数的表示分别为_______和________。

3．广泛采用的奇偶效验码，只能检测出________数个数位的出错，而无法测出________数个数位的出错。

4．在进行浮点加/减法运算时。

使两个浮点数的阶码取得一致的过程称为________，这一过程通常包括_________和将小阶对应的尾数_____________。

5．在浮点加/减法运算中，当运算结果的尾数绝对值>1时，需要对结果进行_________,其操作是_______。

6．Cpu能直接访问_________和__________，但不能直接访问___________。

7．双端口存储器和多体交叉存储器属于___________存储的结构，前者采用_________并行技术，后者采用_____________并行技术。

8. 相联存储器不按地址而是按____________访问的存储器。

9．Cache与主存的地址映射_________,_________,_________有三种方式。

10. 虚拟存储器指的是__________层次，它给用户提供了一个比实际________空间大得多的_______空间。

11.在计算机中.下列部件都能存储信息,1. 主存 2. cpu内的通用寄存器 3, cache 4. 磁带 5. 磁盘。

按cpu存取速度排列，由快到慢依次为_______________________________。

12.半导体SRAM靠_______存储信息，半导体DRAM靠______存储信息。

考研计算机学科专业基础综合-33(总分80,考试时间90分钟)一、单项选择题在每小题给出的四个选项中，请选出一项最符合题目要求的。

1. 若已知一个栈的入栈序列是1，2，3．…n，其输出序列为p1，p2，p3，…pn，若p1=n，则pi是( )。

A．i B．n—i C．n—i+1 D．不确定2. 将一个A[1..100,1..100]的三对角矩阵，按行优先存入一维数组B[1..298]中，A中元素A66,65(即该元素下标i=66，j=65)，在B数组中的位置k为( )。

A．198 B．195 C．197 D．1963. 查找效率最高的二叉排序树是( )。

A．所有结点的左子树都为空的二叉排序树B．所有结点的右子树都为空的二叉排序树C．平衡二叉树D．没有左子树的二叉排序树4. 一棵深度为k的平衡二叉树，其每个非叶子结点的平衡因子均为0，则该树的结点数是( )。

A．2k-1-1 B．2k-1 C．2k-1+1 D．2k-15. 判断以下叙述的正确性Ⅰ对有向图G，如果以任一顶点出发进行一次深度优先或广度优先搜索能访问到每个顶点，则该图一定是完全图Ⅱ连通图的广度优先搜索中一般要采用队列来暂存访问过的顶点Ⅲ图的深度优先搜索中一般要采用栈来暂存访问过的顶点A．Ⅰ、Ⅱ B．Ⅱ、Ⅲ C．Ⅰ、Ⅲ D．Ⅰ、Ⅱ、Ⅲ6. 一个含有n个顶点和e条边的简单无向图，在其邻接矩阵存储结构中零元素的个数是( )。

A．e B．2e C．n2-e D．n2-2e7. 从二叉树的任一结点出发到根的路径上，所经过的结点序列必按其关键字降序排列的是( )。

A．二叉排序树 B．大顶堆 C．小顶堆 D．平衡二叉树8. 顺序存储的某线性表共有123个元素，按分块查找的要求等分为3块。

若对索引表采用顺序查找方法来确定子块，且在确定的子块中也采用顺序查找方法，则在等概率的情况下，分块查找成功的平均查找长度为( )。

A．21 B．23 C．41 D．629. 在下列存储结构中，数据结构中元素的存储地址与其关键字之间存在某种映射关系的是( )。

*本试卷为随机选题一、单选题1．下列关于微指令的叙述中不正确的是( )。

A．微指令中可以不设置下地址字段B．同一条微指令中的微命令属于相容性微命令C．微指令中常常包含判别测试位D．微指令的长度与指令的复杂度有关2．假定指令地址码给出的是操作数本身，则该操作数采用的是( )寻址方式。

A．立即 B．直接 C．基址 D．相对3．以下有关总线标准的叙述中，错误的是______。

A．引入总线标准便于设备互换和新设备的添加B．主板上的处理器总线和存储器总线通常是专用总线C．I/O总线通常是标准总线，所以PCI总线是标准总线D．串行总线的数据传输率一定比并行总线的数据传输率低4．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作______。

A．停止CPU访问主存B．周期挪用C．DMA与CPU交替访问D．DMA5．在以下描述PCI总线的基本概念中，正确的表述是______。

A．PCI总线是一个与处理器相关的高速外围总线B．PCI总线的基本传输机制是猝发式传送C．PCI设备一定是主设备D．系统中只允许有一条PCI总线6．下面关于溢出的叙述中不正确的是( )A．浮点数溢出的条件是阶码溢出B．定点运算器产生溢出的原因是运算结果超出了定点数的表示范围C．当定点运算器采用双符号位时，若运算结果的双符号位不同则溢出D．当定点运算器采用单符号位时，若符号位与最高数值位相异则溢出7．零地址指令可选的寻址方式是（）A．立即寻址B．间接寻址C．堆栈寻址D．寄存器寻址8．设某程序执行前r0 =0x 11223344。

依次执行下列指令：r1=0x100；STR r0, [r1]（将r0中的数据存放到r1的内容所指向的主存单元）；LDRB r2 ,[r1]（从r1内容所指主存单元取一个字节的数据送r2中保存）。

若数据在主存中按小端模式存放，则r2中的内容为 ( ) A．0X11B．0X22C．0X33D．0X449．采用规格化浮点数的目的是 ( )A 增加数据的表示范围B．保证运算结果正确性C．防止运算时产生溢出 D．增加数据的表示精度10．某计算机字长8位，采用补码数据表示。

TEC-XP教学实验系统硬件组成说明一、运算器部分1——4：运算器芯片。

由4片4位的运算器芯片AM2901组成。

4片级连构成一个16位的运算器，片间采用串行进位的方式。

5：标志寄存器FLAG。

4位，用来保存运算器运算结果的4个标志位C、Z、V、S。

6：SHIFT芯片。

产生运算器最低位的进位输入信号和移位信号。

二、控制器部分本系统提供了硬布线控制器和微程序控制器两种控制器。

（一）硬布线控制器程序计数器PC。

用运算器芯片内的一个16位寄存器来表示（用户看不到）。

7、9：指令寄存器IR。

由两片8位D锁存器芯片74LS374和74LS377构成。

74LS374和74LS377为带公共使能端的具有三态输出的八 D 边沿触发器。

9、65：节拍发生器Timing。

使用几个触发器的不同编码状态来区分和标示指令的执行步骤。

10：时序控制信号产生器MACH5。

用一片100引脚的CPLD器件实现。

用于产生并提供每一条指令的每一个执行步骤使用的全部时序控制信号，这些信号可以直接送到每个被控制的对象，或者经过译码器送到被控制的对象。

11、12：译码器。

由两片三——八译码器芯片（74LS138）实现。

（二）微程序控制器程序计数器PC。

（同硬布线控制器）。

7、9：指令寄存器IR。

（同硬布线控制器）。

14：微指令地址映射部件MAPROM。

由一片28C64型ROM芯片实现。

MAPROM的地址输入是指令寄存器IR给出的8位指令操作码，其输出内容为这条指令对应的微程序段的入口地址。

13：微程序控制器AM2910。

用于产生下一条微指令的地址。

18：微指令转移的条件判断电路。

由一片GAL20V8实现。

15、16：控制存储器。

由两片28C64型ROM芯片构成。

用于存放本系统的微程序。

（15、16只是控制存储器的一部分，用于存放微指令的16位下地址。

另一部分在芯片10中，存放32位的微命令信号）47、51：微指令寄存器。

由一片8位D锁存器芯片74LS374和一片8位带清0控制的D锁存器芯片74LS273构成。