下载文档原格式
共振隧穿器件及共振隧穿晶体管共振隧穿晶体管（RTT）是共振隧穿器件的一种，它与共振隧穿二极管（RTD）一样都是利用量子共振隧穿效应而制成的一种高速纳米电子器件。
共振隧穿器件由于具有高频、高速、低功耗、负阻、双稳、自锁及用少量器件完成多种逻辑功能等特点，因而在未来电子信息技术领域中具有很大的发展潜力。
1共振隧穿器件1.1共振隧穿效应共振隧穿器件是以共振隧穿效应为物理依据，共振隧穿效应是量子隧穿效应的一种特殊情况。
如图1所示，若Ⅰ区、Ⅲ区和Ⅴ区均是金属、半导体或超导体，而Ⅱ区与Ⅳ区是极薄的绝缘层（厚度约为0.1nm）。
图1 势垒形状设电子开始处在左边的金属中，可认为电子是自由的，在金属中的势能为零。
由于电子不易通过绝缘层，因此绝缘层就像一个壁垒，我们将它称为势垒。
一个高度为U0、宽为a的势垒，势垒右边有一个电子，电子能量为E。
因电子的能量小于区域Ⅱ中的势能值U0，若电子进入Ⅱ区，就必然出现“负动能”，这是不可能发生的。
但用量子力学的观点来看，电子具有波动性，其运动用波函数描述，而波函数遵循薛定谔方程，求解薛定谔方程可知电子在Ⅱ区甚至Ⅲ区等区域出现的概率不为零。
像这种电子穿透比它动能更高的势垒的现象，称为隧穿效应。
它是粒子波动性的表现。
共振隧穿器件可以应用于三个方面：一个是用于模拟电路，做成微波和毫米波振荡器等；另一个是用于高速数字电路，与MESFET，HBT，HEMT等进行集成构成高速数字电路；还可以用ORTD或与常规光电探测器件构成高速光电集成电路。
1.3共振隧穿器件的特点（1）高频高速在半导体器件各种载流子输运机制中,隧穿机制是比扩散、漂移等更快的物理机制，利f的理论预计值为用此种机制制造的共振隧穿器件具有更高的频率和开关速度。
如RTDmaxf为712 GHz,RTD的开关时间tr低到1.5ps。
故RTD已成为目前速度2.5 THz,实际RTDmax最快的器件之一。
（2）制备工艺相对简单共振隧穿器件结构上的最大特点是只有在某一维的尺寸为纳米量级,而其他两维尺寸为微米量级,这个特点体现在器件制备工艺方面即在器件纳米方向上的尺寸采用高精度的分子束外延(MBE)或金属有机化合物淀积(MOCVD)等技术来控制。
基于RTD的新型D锁存器设计姚茂群;冯杰;沈珊瑚【摘要】共振隧穿二极管(RTD)作为一种较成熟的量子器件,具有独特的负内阻特性,由RTD组成的单双稳态转换逻辑单元(MOBILE)能够很好地利用该特性进行数字电路设计.基于MOBILE,设计了一种新的RTD输出控制电路.该电路的优点是将RTD的正向和反向电流电压特性相结合,无须使用面积较大的三端器件,电路设计较便捷.采用RTD输出控制电路和HEM T器件,设计了一种新的D锁存器.该D锁存器采用高电平偏置电压,不仅可使MOBILE获得需要的高电平触发方式,而且电路具有自锁特性.HSPICE仿真实验证明,该D锁存器不仅电路结构简单,而且功耗低、速度快.【期刊名称】《浙江大学学报（理学版）》【年(卷),期】2018(045)006【总页数】5页(P728-732)【关键词】RTD;MOBILE;RTD控制输出方式;D锁存器【作者】姚茂群;冯杰;沈珊瑚【作者单位】杭州师范大学国际服务工程学院 ,浙江杭州311121;杭州师范大学国际服务工程学院 ,浙江杭州311121;杭州师范大学国际服务工程学院 ,浙江杭州311121【正文语种】中文【中图分类】TN432共振隧穿二极管(resonant tunneling diode，RTD)是利用量子共振隧穿效应工作的一种较成熟的量子器件和纳米电子器件[1-2]. 在室温下，RTD因具有独特的负内阻(negative differential resistance, NDR)特性及皮秒量级的开关转换速度，非常适用于高速低功耗数字集成电路. 相较于传统的CMOS(complementary metal oxide semiconductor，互补金属氧化物半导体)器件，RTD的电路结构简单，所用器件数量少，功耗低[3-4].单双稳态转换逻辑单元(MOno-stable BI-stable transition logic element，MOBILE)是基于RTD电路的一个重要逻辑单元，能实现丰富的逻辑功能[5-6]. 在时序电路领域，由RTD构成的多种结构简单的D触发器已被实现，如SCFL(source coupled FET logic，源耦合场效应晶体管逻辑)接口的D触发器[7]和CML(current-mode logic，电流型逻辑)类型的D触发器[8]. 由RTD构成的D 锁存器结构较复杂,目前并不多见[9]. 本文将基于MOBILE的工作方式和输出控制方式，结合RTD自身的负内阻特性，设计一种结构简单的D锁存器.1 MOBILE的2种工作方式RTD的电流电压特性曲线如图1所示，Ip和-IP分别为正向和负向波峰电流，IV和-IV分别为正向和负向波谷电流，Vp和-Vp为正向和负向波峰电压，VV和-VV 为正向和负向波谷电压[10]. 当RTD正向偏置电压从0开始增大到Vp时，电流逐渐从0增至Ip，该区域称为RTD的第一正阻区；当电压继续增至VV时，电流反而减至波谷电流IV，该区域称为RTD的负阻区；电压继续增大，电流也随之增大，呈现普通二极管的正向特性，称该区域为RTD的第二正阻区. RTD负向电流电压曲线与正向近似并关于原点对称，只是-IP和-IV的绝对值较正向稍小一点，-Vp和-VV的绝对值与正向值接近.图1 RTD电流电压特性曲线Fig.1 Current and voltage characteristic curve ofRTD基于RTD的MOBILE如图2所示[5-6]，由2个RTD串联而成，一个是RTD负载管，另一个是RTD驱动管，V为偏置电压，A为RTD的单位面积. 当RTD电流密度一定时，RTD的波峰电流和波谷电流与其面积成正比，但RTD的波峰电压和波谷电压基本不随其面积的改变而变化. MOBILE也可由更多个RTD串联而成. 本文通过2个RTD串联的MOBILE进行电路设计. MOBILE主要有2种工作方式：上升沿触发和高电平触发.图2 MOBILEFig.2 MOBILE1.1 上升沿触发上升沿触发是MOBILE的一种常见工作方式[11]. 其偏置电压V为时钟电压，电路在上升沿时，产生需要的输出. RTD负载管和RTD驱动管需要同时满足2个条件：RTD负载管波谷电流小于RTD驱动管波峰电流和RTD负载管波峰电流大于RTD驱动管波谷电流. 工作原理如图3(a)和(b)所示. 当V较小时，RTD负载管和RTD驱动管的工作状态都处于第一正阻区，此时，电路只有一个稳定状态S0点(见图3(a))，输出低电平；当V继续增大并超过RTD波峰电压的2倍时，电路有2个稳定状态： S1和S2点(如图3(b)所示).处于S1还是S2状态，具体要看RTD负载管和RTD驱动管中的波峰电流，波峰电流较小的先进入负阻区，呈现较大的阻抗，此时，电路处于双稳态. 在图2中，由于RTD驱动管波峰电流较小，电路处于S2稳定点，输出高电平. 当V保持高电平时，电路输出保持不变，此时，电路具有自锁功能.图3 上升沿触发工作原理Fig.3 Rising-edge triggered working principle1.2 高电平触发高电平触发是MOBILE不常用的一种工作方式，但在某些数字电路，如触发器、锁存器等电路设计中，发挥着重要作用[12]. 在高电平偏置电压V下工作，RTD负载管和RTD驱动管需满足： RTD负载管波峰电流小于RTD驱动管波谷电流或RTD负载管波谷电流大于RTD驱动管波峰电流，工作原理如图4所示. 当V接高电平且RTD负载管波峰电流小于RTD驱动管波谷电流时，RTD负载管的电流电压曲线如图4的实线所示，由于电路只有一个稳定点S1，所以输出低电平；当V 接高电平且RTD负载管波谷电流大于RTD驱动管波峰电流时，RTD负载管的电流电压曲线如图4的虚线所示，电路也只有一个稳定点S2，所以电路输出高电平. 图4 高电平触发工作原理Fig.4 High-level triggered working principle2 MOBILE的输出控制方式图5 2种输出控制方式Fig.5 Two output-control modes为有效控制MOBILE的输出，常用做法是加入三端控制器件，如HEMT(high electron mobility transistor，高电子迁移率晶体管)、HBT(heterojunction bipolar transis，异质结双极晶体管)、HFET(heterojunction field-effect transistor，异质结场效应晶体管)等[13-15]. 常见的输出控制方式有2种：三端器件直接与RTD并联[16]和三端器件与RTD的串联结构和RTD并联[17]. 以HEMT为例，2种输出控制方式分别如图5(a)和(b)所示. 在图5(a)中，HEMT与RTD驱动管并联，记与RTD驱动管并联的区域为NDR，输入信号D通过HEMT 栅极输入. 由于NDR区域的电流电压特性曲线与RTD相似，NDR区域的波峰电流受D控制，当D为高电平时，HEMT导通，NDR区域的波峰电流为此时HEMT的电流与RTD驱动管波峰电流之和；当D为低电平时，HEMT截止，NDR区域的波峰电流为RTD驱动管的波峰电流. 通过适当调节RTD负载管和RTD驱动管的面积和HEMT参数，便可由输入信号D控制电路的输出. 当然，也可将HEMT与RTD负载管并联，或者并联更多个HEMT. 在图5(b)中，HEMT与RTD的串联结构和RTD驱动管并联，同样记与RTD驱动管并联的区域为NDR，输入信号D通过HEMT栅极输入. 此时，当D为高电平时，NDR区域的波峰电流为RTD驱动管的波峰电流和与其并联的RTD的波峰电流之和；当D为低电平时，NDR区域的波峰电流为RTD驱动管的波峰电流，从而达到控制整个电路输出的目的. 三端器件直接与RTD并联的控制方式主要应用在逻辑结构简单的电路上，优点是使用较少的器件便可实现所需的逻辑功能，缺点是需要调节HEMT的参数，使设计变复杂. 三端器件与RTD的串联结构和RTD并联的控制方式主要应用于逻辑结构复杂的电路. 其优点是电路设计时只须改变RTD面积，可忽略HEMT器件对电路的影响，缺点是器件数量增多了.笔者综合上述2种输出控制方式的优缺点，设计了一种新的RTD控制输出方式，如图6所示. 输入信号D通过RTD1的一端输入，由于RTD的正、负向电流电压曲线关于原点近似对称，当D为高电平时，与RTD负载管并联的区域波峰电流增加，增加值约为此时RTD1的波峰电流；同理，当D为低电平时，与RTD驱动管并联的区域波峰电流增大，增大值约为此时RTD1的波峰电流，以此来控制电路的输出. 这种输出控制方式的优点在于：充分利用了RTD电流、电压的正、反向特性；无须使用面积较大的三端器件即可控制MOBILE的输出；只须考虑RTD的面积，电路设计更加方便. 缺点在于：利用MOBILE设计电路时，无法通过该输出控制方式实现所有的逻辑功能，如反相器. 但在设计某些特定逻辑功能电路时，有较大优势，如同相器.图6 RTD控制输出方式Fig.6 RTD control-output mode3 新型D锁存器设计虽然上升沿触发的MOBILE在偏置电压为高电平时能保持电路输出不变，具有自锁功能，但偏置电压为低电平时电路输出归0，与传统CMOS的D锁存器逻辑功能不吻合. 为了获得与传统D锁存器逻辑功能相同的RTD电路，电路设计常常较为复杂. 如文献[9]中设计的D锁存器电路(见图7). 造成电路复杂的主要原因是未将MOBILE的2种工作方式相结合，且未利用RTD电流电压的反向特性.图7 文献[9]中的D锁存器Fig.7 D-latch in [9]在设计D锁存器时，笔者充分考虑了上述问题，选择偏置电压保持高电平的MOBILE，采用前一节设计的RTD控制输出方式，另加一个三端器件，所设计的D锁存器如图8所示. 其中，Vdd为偏置电压，时钟信号Vclk通过HEMT输入，输入信号D通过RTD1输入，RTD1、RTDL和RTDD需同时满足3个条件： (1) RTD1与RTDL的波谷电流之和大于RTDD的波峰电流；(2) RTD1与RTDD的波谷电流之和大于RTDL的波峰电流；(3) 当Vclk为低电平时，RTDL和RTDD工作在上升沿触发方式.图8 D锁存器Fig.8 D-latch电路工作原理分析：当Vclk为高电平且D为高电平时，由于电路满足条件(1)，此时电路工作在高电平触发方式，且只有1个稳定状态，所以Q输出高电平；当Vclk为高电平且D为低电平时，由于电路满足条件(2)，此时电路也工作在高电平触发方式，且只有1个稳定状态，所以Q输出低电平；当Vclk为低电平时，由于电路满足条件(3)，且Vdd保持高电平，此时，电路具有自锁特性，故电路Q保持原来的状态不变.仿真及验证：对所设计的D锁存器进行HSPICE仿真，采用文献[10]介绍的RTD 模型，仿真波形如图9所示. 其中，RTD波峰电压为0.28 V，波谷电压为0.52 V，波峰电流密度为9 kA·cm-2，电容为4 fF·μm-2，单位面积A为2 μm2；HEMT采用耗尽型晶体管，阈值电压为-0.1 V，偏置电压Vdd为0.8 V，时钟信号Vclk高电平为0.8 V，输入信号D为0.8 V的脉冲信号；RTDL和RTDD面积均为0.5 A，RTD1面积为3 A. 从图9中可以看出，该D锁存器具有正确的逻辑功能，且输出Q的高电平约0.72 V，低电平约0.05 V. 相较文献[9]中的D锁存器，本D锁存器不仅电路结构十分简单，只有3个RTD和1个HEMT器件，而且功耗低，只有51.74 μW，最高工作速度可达约30 GHz.性能比较见表1.图9 仿真波形Fig.9 Simulation waveform表1 性能比较Table 1 Performance comparisonD锁存器器件数量功耗/μW速度/GHz文献[9]3个非门、1个或门、4个RTD和4个HEMT220.0720本文3个RTD、1个HEMT51.74304 总结介绍了MOBILE的2种工作方式：上升沿触发、高电平触发；2种输出控制方式：三端器件直接与RTD并联、三端器件与RTD的串联结构和RTD并联；1种RTD 控制输出方式. 上升沿触发的MOBILE虽具有自锁特性，但当电路的偏置电压为低电平时，电路输出出现归零现象，使得在利用MOBILE设计D锁存器时电路结构变得复杂. 本文采用RTD控制输出方式，并结合RTD及MOBILE的特性，大大简化了D锁存器电路的复杂度，同时提升了电路性能. RTD控制输出方式也可用于某些特定的逻辑功能电路，如同相器等，能提升电路的综合性能.参考文献（Ｒｅｆｅｒｅｎｃｅｓ）：【相关文献】[1] YANG L A, LI Y, WANG Y, et al. Asymmetric quantum-well structures forAlGaN/GaN/AlGaN resonant tunneling diodes[J].Journal of Applied Physics, 2016, 119(16)：164501.[2] LIN Y C, GHOSH R K, ADDOU R, et al. Atomically thin resonant tunnel diodes built from synthetic van der Waals heterostructures[J].Nature Communications, 2015, 6(33)： 1-10. [3] PFENNING A, HARTMANN F, DIAS M R S, et al. Photocurrent-voltage relation of resonant tunneling diode photodetectors[J].Applied Physics Letters, 2015, 107(8)：081004.[4] THIESSEN T, POPP M, ZORN C, et al. Generalization of the jump postulate andBrayton-Moser’s mixed potential for the analysis of RTD circuits[J].International Journalof Circuit Theory and Applications, 2016, 44(1)： 185-196.[5] GAN K J, TSAI C S. Design of monostable-bistable transition logic element using the BiCMOS-based negative differential resistance circuit[J]. Analog Integrated Circuits and Signal Processing, 2011, 68(3)： 379-385.[6] BAI F, LI L. An empirical I-V model of tunneling real-space transfer transistors for monostable-bistable transition logic element application[J].International Journal of Numerical Modelling Electronic Networks Devices & Fields, 2016, 29(1)： 77-82.[7] SANO K, MURATA K, MATSUZAKI H. SCFL-Compatible 40-Gbit/s RTD/HEMT selector circuit[J].Ieice Transactions on Electronics, 2000, E83C(10)： 1690-1692.[8] CHOI S, LEE J, JEONG Y, et al. A low DC-power multiplexer IC using an InP-Based CML-MOBILE RTD/HBT technology[C]//International Conference on Indium Phosphide & Related Materials. Versailles： IEEE, 2008： 1-3.[9] 林弥, 张海鹏, 吕伟锋,等. 基于RT器件的数据选择器和D锁存器设计[J]. 科技通报, 2009, 25(1)：89-92.LIN M, ZHANG H P, LYU W F, et al. Design of data selector and D-latch based on RT device[J].Bulletin of Science and Technology, 2009, 25(1)： 89-92.[10] SCHULMAN J N, SANTOS H J D L, CHOW D H. Physics-based RTD current-voltage equation[J].IEEE Electron Device Letters, 1996, 17(5)： 220-222.[11] YAO M Q, YANG K, XU C Y, et al. Design of a novel RTD-based three-variable universal logic gate[J].Frontiers of Information Technology & Electronic Engineering, 2015, 16(8)： 694-699.[12] 林弥. 基于共振隧穿器件RTD的二值和三值电路研究与设计[D]. 杭州：浙江大学, 2010.LIN M.Research and Design of Binary and Three-Valued Circuits Based on Resonant Tunneling Device RTD[D]. Hangzhou： Zhejiang University, 2010.[13] CHO J, LI Z, BOZORG G E, et al. Improved thermal interfaces of GaN-diamond composite substrates for HEMT applications[J]. IEEE Transactions on Components Packaging & Manufacturing Technology, 2013, 3(3)： 79-85.[14] STATNIKOV K, GRZYB J, HEINEMANN B, et al. 160-GHz to 1-THz multi-color active imaging with a Lens-coupled SiGe HBT Chip-set[J].IEEE Transactions on Microwave Theory & Techniques, 2015, 63(2)： 520-532.[15] SIMIN G S, ISLAM M, GAEVSKI M, et al. Low RC-constant perforated-channelHFET[J].IEEE Electron Device Letters, 2014, 35(4)： 449-451.[16] QUINTANA J M, AVEDILLO M J, NUNEZ J, et al. Operation limits for RTD-based MOBILE circuits[J].IEEE Transactions on Circuits & Systems Part I Regular Papers, 2009,56(2)： 350-363.[17] AVEDILLO M J, QUINTANA J M, ROLDAN H P. Increased logic functionality of clocked series-connected RTDS[J].IEEE Transactions on Nanotechnology, 2006, 5(5)： 606-611.。
3国家重点基础研究专项经费(批准号:G 001CB3095)和中国科学院特别支持资助项目 王建林 男,1975年出生,博士研究生,主要从事RTD 器件及集成电路的研究. 2004202219收到,2004204226定稿ν2005中国电子学会RT D 与PHEMT 集成的几个关键工艺3王建林1 刘忠立1 王良臣2 曾一平3 杨富华4 白云霞2(1中国科学院半导体研究所微电子研发中心,北京 100083)(2中国科学院半导体研究所光电子研发中心,北京 100083)(3中国科学院半导体研究所新材料部,北京 100083)(4中国科学院半导体研究所超晶格与微结构国家重点实验室,北京 100083)摘要:在新型的共振隧穿二极管(RTD )器件与PHEM T 器件单片集成材料结构上,研究和分析了分立器件的制作工艺,给出了分立器件的制作工艺参数.利用上述工艺成功制作了RTD 和PHEM T 器件,并在室温下分别测试了RTD 器件和PHEM T 器件的电学特性.测试表明:在室温下,RTD 器件的峰电流密度与谷电流密度之比提高到1178;PHEM T 器件的最大跨导约为120mS/mm ,在V gs =015V 时的饱和电流约为270mA/mm.这将为RTD 集成电路的研制奠定工艺基础.关键词:共振隧穿二极管;高电子迁移率晶体管;集成电路;工艺EEACC :2550中图分类号:TN705 文献标识码:A 文章编号:025324177(2005)022*******1 引言共振隧穿二极管(R TD )是应用量子效应的一种新型纳米器件.它具有高速、低功耗、能实现特定逻辑功能、电路简单等优点[1,2].目前,R TD 集成电路是纳米器件集成电路的研究热点,人们已经研究了InP 基R TD 与HEM T 的集成[3],R TD 与HB T 的集成[4]和R TD 与M ESFET 的集成[5]等.逻辑单元MOB IL E (monostable 2bistable transition logic ele 2ment )是R TD 数字集成电路的核心部分[1,3].我们选用R TD 与PHEM T 器件集成实现MOB IL E 逻辑功能.由于R TD 器件与PHEM T 器件的制作工艺相互影响,必须关注二者制作工艺的兼容问题.为此,在R TD 与PHEM T 单片集成材料结构上,本文系统地研究和分析了R TD 器件和PHEM T 器件的制作工艺,并给出了两种器件的电学性能,为实现R TD 与PHEM T 的集成奠定了工艺基础.2 实验材料图1给出了分子束外延生长所得到的R TD 器件与PHEM T 器件单片集成材料结构.首先在i 2G aAs 层上生长PHEM T 材料结构,其组成为In 0.15G a 0.85As 导电沟道,Al 0.25G a 0.75As 隔离层,Si 2δ掺杂电子供给层,Al 0.25G a 0.75As 过渡层等.然后生长R TD 材料结构,其核心部分是双势垒单势阱系统AlAs/G aAs/In 0.15G a 0.85As/G aAs/AlAs.n +2G aAs3×1018cm -330nmAl 0.22G a 0.78As 3×1018cm -3150nm Al 0.22G a 0.78As 3nm In 0.15G a 0.85As 5nm G aAs 0.5nm AlAs 1.7nm G aAs0.5nm In 0.15G a 0.85As 4nm G aAs 0.5nm AlAs 1.7nm G aAs 2.5nm n 2G aAs 2×1017cm -310nm n +2G aAs 3×1018cm -3100nm AlAs2～4nm Al 0.25G a 0.75As 25nm Si 2δ掺杂3×1012cm -22～4nm Al 0.25G a 0.75As 4nm In 0.15G a 0.85As15nmBuffer G aAs SI G aAs substrate图1 RTD 与PHEMT 单片集成的材料结构Fig.1 Material structure for integration of RTDs and PHEM Ts第26卷 第2期2005年2月 半 导 体 学 报CHIN ESE JOURNAL OF SEMICONDUCTORSVol.26 No.2 Feb.,20053 分步工艺在研究两种器件的制作工艺时,首先,湿法腐蚀得到所需的器件台面,然后分别研究R TD 器件和PHEM T 器件的制作工艺.文中给出的测试数据均来自惠普Keithley4200半导体参数测试仪.311 RT D 器件上下电极欧姆接触的制作欧姆接触是R TD 器件工艺中最重要的组成部分,欧姆接触特性严重影响器件的量子效应.不同的R TD 器件材料结构要求不同的欧姆接触制作工艺.整个欧姆接触工艺需要控制的条件是半导体表面、合金组分配比、合金层厚度、合金化温度和时间以及加热和冷却的速度等.目前,大多数G aAs 器件选用Au G eNi 合金制作欧姆接触.在图1所示的结构上,我们系统地研究了退火温度和退火时间对R TD 器件性能的影响.为了研究R TD 器件的欧姆接触制作工艺,首先用传统的湿法腐蚀确定大尺寸的R TD 器件台面,然后溅射5nm Ni/100nm Au G e/200nm Au 的金属层,用剥离工艺形成器件的上电极和下电极.在N 2∶H 2=2∶1的混合气氛中,改变退火温度和退火时间,研究R TD 器件的I 2V 特性.图2是制作的R TD 器件示意图.图2 用于确定RTD 欧姆接触的结构示意图Fig.2 Schematic structure for investigating图3是在400℃及不同退火时间条件下,R TD器件的J 2V 特性曲线.从图3可以得知:在其他条件确定的情况下,退火时间为5s 时出现负阻现象,但是欧姆接触的制作也是不理想的;选择10s 的退火时间,器件的负阻现象消失,此时欧姆接触的制作是不理想的;然后再选择15s 的退火时间,此时可形成欧姆接触.因此,在400℃下,不改变其他条件,仅改变退火时间,是不能够同时得到负阻现象和良好欧姆特性的.根据扩散理论,我们降低退火温度,增加退火时图3 在400℃,不同退火条件下RTD 器件的J 2V 曲线Fig.3 J 2V curves for RTDs under different annealing times at 400℃间,以期减小G e 等金属的扩散深度和提高金属与半导体界面G e 的浓度,制作良好的欧姆接触.我们选用的温度是370℃,然后改变退火时间,研究器件的电特性的变化.所得实验结果如图4所示.图4 在370℃,不同时间条件下退火制作的RTD 器件J 2V 曲线图Fig.4 J 2V curves for RTDs under different annealing times at 370℃从图4可以得知:在其他条件确定的情况下,退火时间从25s 变化到45s ,都可以看到器件负阻现象,但是所有的欧姆接触都是不理想的;退火时间为35s 时,器件的负阻现象最明显,此时峰电流密度约为0140kA/cm 2,谷电流密度约为0128kA/cm 2,峰谷比为114,共振电压约为318V ;当退火时间为45s 时,负阻现象几乎消失.因此,在370℃温度下,不改变其他条件,仅改变退火时间,是不能够同时得到负阻现象和良好的欧姆特性的.把退火温度提高到380℃,来研究不同退火时间下器件的电学特性,所得到的结果如图5所示.从图5可以得知:在其他条件确定的情况下,退火时间为15s 时,器件具有良好的欧姆特性,同时具有明显的负阻现象,此时峰电流密度约为0154kA/cm 2,谷193第2期王建林等: RTD 与PHEM T 集成的几个关键工艺电流密度约为0143kA/cm 2,峰谷比为1126,共振电压约为1138V.因此,在380℃温度下,选择15s 的退火时间,器件可以同时得到负阻现象和良好的欧姆特性.图5 在380℃,不同时间条件下退火制作的RTD 器件J 2V 曲线Fig.5 J 2V curves for RTDs under different annealing times at 380℃上述研究表明了R TD 器件欧姆制作的工艺为R TD 集成电路的研制提供了重要的工艺参数.进一步缩小器件尺寸,改善其他工艺,有望在更小的电压下发生共振隧穿,并提高R TD 器件的峰电流密度与谷电流密度之比.312 PHEMT 器件源漏欧姆接触的制作PHEM T 器件源漏欧姆接触的性能影响器件的跨导和器件的高频性能.常用的接触金属是Au 2G eNi.选用5nm Ni/100nm Au G e/200nm Au 的多层金属结构和厚度,同时在退火之前沉积SiO 2,以阻止退火时As 的逸损和改善欧姆接触的电阻及形貌.我们研究了不同退火温度、不同退火时间条件下制作的欧姆接触的电阻及形貌.图6给出了示意测试图形.图6 示意测试图形Fig.6 Schematic testing image for Ohmic contact在400℃温度下,分别选择不同的退火时间,观察欧姆接触的形貌可以发现,即使在15s 的退火时间下表面仍然出现聚球现象,并且随退火时间增加,聚球现象更趋严重.为了获得良好的表面形貌,我们降低退火温度到390℃,然后研究不同退火时间得到欧姆接触的电阻特性和表面形貌.在20,40,60s 的退火时间下,所得的欧姆接触电学特性曲线基本相同(如图7所示),但是60s 退火时间下欧姆接触的表面有聚球现象.图7 在390℃,不同退火时间制作的欧姆接触的电学特性Fig.7 Electronics characteristics of ohmic contacts under different annealing times at 390℃PHEM T 器件源漏的欧姆接触制作,既要求具有良好的欧姆特性,又要求合金到足够的深度.综合以上研究,选择如下工艺条件:退火温度390℃,退火时间40s.313 PHEMT 栅的制作由PHEM T 的工作原理可知,栅条不能直接放在n +2G aAs 上,因为这样栅的调制作用会被n +2G aAs 屏蔽,无法达到调制沟道载流子的目的.因此,与栅对应的n +2G aAs 必须腐蚀掉.实现办法是:在25℃条件下,用腐蚀液透过光刻胶形成的栅缝将暴露的n +2G aAs 腐蚀掉,腐蚀液选用柠檬酸∶H 2O 2=7∶1(体积比).在腐蚀过程中,必须进行实时检测.测量如图8所示的结构的电流,图中标出了测试图形的各个区域.电流会随腐蚀时间增加而逐步减小,降到某一值时停止.图8 测试图形示意图Fig.8 Schematic testing image for ohmic contact293半 导 体 学 报第26卷图9给出了栅槽为4μm ×100μm 的源漏间I 2V 测量曲线,从实验结果可知,对于4μm ×100μm 栅槽来说,在腐蚀时间小于20s 时,由于存在n +2G aAs 层,测量的电流不饱和.当腐蚀时间达到30s 时,n +2G aAs 几乎被腐蚀干净,此时开始出现饱和电流现象.然后轻微过腐蚀,以保证n +2G aAs 被腐蚀干净,随着腐蚀时间的增加,电流饱和特性更好.当饱和电流约为20mA 时,停止腐蚀.由此可见,为了能够比较准确地达到电流控制目的,不至于过腐蚀而伤及δ掺杂层,破坏二维电子气,必须严格控制腐蚀时间.图9 刻蚀栅槽的源漏I ds 2V ds 测量曲线Fig.9 Measured I ds 2V ds curves for gate etching314 空气桥的制作空气桥工艺在高速器件及集成电路互连线中得到广泛的应用.空气桥具有寄生电容低,能消除边缘问题,可以通过大电流等优点.R TD 上电极引线采用空气桥工艺技术.首先,通过光刻胶、曝光、显影打开金属桥墩窗口,溅射涂覆一薄层CrAu 到整个片子上;其次涂覆第二次光刻胶,曝光、显影打开桥墩和桥面窗口,进行电镀;最后,再次涂覆光刻胶,曝光、显影,轻微腐蚀金属薄膜,并用有机溶剂去掉桥面下的光刻胶,形成空气桥,其形貌如图10所示.图10 采用空气桥技术制作的RTD 器件Fig.10 RTD with air 2bridge4 分立器件的实验结果根据前面的工艺,在单片集成材料结构上,我们分别制作了R TD 和PHEM T 器件.下面给出分立器件的试验结果.图11是采用空气桥技术制作6μm ×6μm RTD 器件的I 2V 特性曲线.根据计算,RTD 器件的峰电流密度约为0164kA/cm 2,谷电流密度约为0136kA/cm 2,峰谷比为1178,共振电压约为1104V.较小的峰电流密度,决定了RTD 集成电路逻辑单元的最大工作电流比较小,有望实现极低功耗的集成电路.另一方面,相对于不采用空气桥的大尺寸RTD 器件,其峰谷比由1126提高到1178.另外,在图中110～115V 之间存在一个尖峰,可能是由于器件在外加偏压作用下,发生低维到低维的隧穿[6].图11 室温下,6μm ×6μm RTD 的I 2V 特性Fig.11 I 2V curves of 6μm ×6μm RTD at room tem perature图12给出了1μm ×100μm PHEM T 器件的电学特性.图12表明:根据前面的分立工艺在外延结构基础上成功制作了PHEM T 器件.室温下,PHEM T 器件阈值电压约为-215V ,最大跨导约为120mS/mm ,在V gs =015V 时的饱和电流约为270mA/mm.图12 室温下,1μm ×100μm PHEMT 器件的I ds 2V ds 曲线Fig.12 I ds 2V ds curves of 1μm ×100μm PHEM T at room temperature393第2期王建林等: RTD 与PHEM T 集成的几个关键工艺5 结论本文深入研究和分析了在新型的R TD与PHEM T单片集成材料结构上制作分立器件的工艺,确定了R TD电极的欧姆接触、R TD上电极空气桥引线、PHEM T源漏电极的欧姆接触和PHEM T 栅电极等的制作工艺,给出了这些工艺的参数及实验结果.利用这些工艺成功制作了R TD器件和PHEM T器件,同时给出了器件的电学特性.这些工作有助于R TD与PHEM T的集成整合,为R TD集成电路的研制奠定了基础.参考文献[1] Akeyoshi T,Matsuzaki H,Itoh T,et al.Application of resonanttunneling diodes to high2speed digital ICs.Eleventh InternationalConference on Indium Phosphide and Related Materials,1999:405[2] Mazumder P,Kulkarni S,Bhattacharya M,et al.Digital circuitapplications of resonant tunneling devices.Proceedings of theIEEE,1998,86(4):664[3] Maezawa K,Osaka J,Y okoyama H,et al.Uniformity of the highelectron mobility transistors and resonant tunneling diodes inte2grated on an InP substrate using an epitaxial structure grown bymolecular beam epitaxy and metalorganic chemical vapour deposi2tion.Jpn J Appl Phys,1998,37(10):5500[4] Chen C Y,Wang W C,Chiou W H,et al.A comparative study ofG aAs2and InP2based superlattice emitter resonant tunnelingbipolar transistors.Solid2State Electron,2002,46:1289[5] Chen K J,Akeyoshi T,Maezawa K.Monostable2bistable transi2tion logic elements(MOBIL E)based on monolithic integrationof resonant tunneling diodes and FETs.Jpn J Appl Phys,1995,34(2)B:1199[6] Zhu Bangfen,Huang Kun.Self2consistent treatment of three2di2mensional2two2dimensional and two2dimensional2two2dimensionalresonant tunneling in double2barrier structures.Phys Rev B,1993,48(7):4575Several K ey Processes for Integration of R esonant Tunneling Diodes and Pseudomorphic High Electron Mobility T ransistors3Wang Jianlin1,Liu Zhongli1,Wang Liangchen2,Zeng Y iping3,Yang Fuhua4,and Bai Yunxia2(1Microelect ronics R&D Center,Instit ute of Semiconductor,Chi nese Academy of Sciences,Beiji ng 100083,Chi na)(2Optoelect ronic R&D Center,Instit ute of Semiconductor,Chi nese Academy of Sciences,Beiji ng 100083,Chi na)(3Novel M aterial Depart ment,Instit ute of Semiconductor,Chi nese Academy of Sciences,Beiji ng 100083,Chi na)(4State Key L aboratory of S uperlattices and Microst ruct ures,Instit ute of Semiconductors,Chi nese Academy of Sciences,Beiji ng 100083,Chi na)Abstract:Based on the new material structure for the integration of RTD devices and PHEM T devices,the fabrication processes of separate devices are systematically investigated and analyzed,and processes parameters are given.Besides,RTD devices and PHEM T devices according to these processes are fabricated successfully,and the electronics characteristics of fabricated RTD devices and PHEM T devices at room tem perature are tested,res pectively.These results show that the peak2to2valley current density ratio(PVCR) is increased to1178,the maximum transconductance is120mS/mm and saturated current at V gs=015is270mA/mm.The research will be helpful to establish the complete processes for integration of RTD devices and PHEM T devices.K ey w ords:resonant tunneling diodes;pseudomorphic high electron mobility transistors;integrated circuits;processesEEACC:2550Article ID:025324177(2005)022*******3Project supported by the Special Funds of National K ey Basic Research Plan of China(No.G001CB3095),the Special Project from Chinese Academy of Sciences Wang Jianlin male,was born in1975,PhD candidate.His research field is in RTD devices and integrated circuits. Received19February2004,revised manuscript received26April2004ν2005Chinese Institute of Electronics 493半 导 体 学 报第26卷。
共振隧穿————————————————————————————————作者: ————————————————————————————————日期:共振隧穿器件及共振隧穿晶体管共振隧穿晶体管（RTT）是共振隧穿器件的一种，它与共振隧穿二极管（RTＤ）一样都是利用量子共振隧穿效应而制成的一种高速纳米电子器件。
共振隧穿器件由于具有高频、高速、低功耗、负阻、双稳、自锁及用少量器件完成多种逻辑功能等特点,因而在未来电子信息技术领域中具有很大的发展潜力。
1共振隧穿器件1．1共振隧穿效应共振隧穿器件是以共振隧穿效应为物理依据,共振隧穿效应是量子隧穿效应的一种特殊情况。
如图１所示，若Ⅰ区、Ⅲ区和Ⅴ区均是金属、半导体或超导体,而Ⅱ区与Ⅳ区是极薄的绝缘层（厚度约为0.1nm)。
图1 势垒形状设电子开始处在左边的金属中,可认为电子是自由的,在金属中的势能为零。
由于电子不易通过绝缘层,因此绝缘层就像一个壁垒，我们将它称为势垒。
一个高度为U0、宽为ａ的势垒,势垒右边有一个电子,电子能量为E。
因电子的能量小于区域Ⅱ中的势能值U0，若电子进入Ⅱ区,就必然出现“负动能”,这是不可能发生的。
但用量子力学的观点来看，电子具有波动性,其运动用波函数描述，而波函数遵循薛定谔方程,求解薛定谔方程可知电子在Ⅱ区甚至Ⅲ区等区域出现的概率不为零。
像这种电子穿透比它动能更高的势垒的现象，称为隧穿效应。
它是粒子波动性的表现。
图2共振隧穿效应类比图而共振隧穿可以简单理解为,在某一个能量值时电子的隧穿机率出现尖锐峰值。
这种现象类似于光通过两个平行界面构成像Ｆａbry－Peｒot标准具这样的光学滤波器一样，光强作为波长的函数,形成尖锐的跃迁峰值，如图2所示。
１.２共振隧穿器件分类共振隧穿器件的分类如表1所示。
表1 共振隧穿器件的分类种类结构分类工作原理特点RTDRTD在同一能带（导带或价带）中发生共振隧穿，期间的发射区、势阱和集电区为同种或相近材料两端,特性不能调制，速度、频率高RＩTD在不同带间发生共振隧穿，E、Ｃ区为一种能带或材料，势阱为另一种能带或材料两端,特性不能调制,一般ＰＣVＲ较大ＲＴTGＲＴT通过栅极的shｏｔtky结或势阱区的pn结来控制RTＤ的电流三端，特性可调，速度比RTＤ低RTMＥSＦＥT以RTＤ的双势垒结构为源区的MESFEＴ器件,其I DＶDS特性上也存在负阻特性三端,具有电流增益，又分为纵横两种结构ＲＴＢT以RＴD的双势垒结构作为发射区的双极管或HBT三端，具有电流增益RHET以RTD的双势垒结构作为发射极的热电子晶体管三端,具有电流增益ORＴDOＲＴD 以光信号改变ＲTＤ的负阻特性光触发,两端负阻器件ＲTD型光调制基于RTD的光调制器光调制器的一种器共振隧穿器件可以应用于三个方面:一个是用于模拟电路，做成微波和毫米波振荡器等;另一个是用于高速数字电路,与ＭESFEＴ,ＨBT,HＥMT等进行集成构成高速数字电路;还可以用ORＴＤ或与常规光电探测器件构成高速光电集成电路。
共振隧穿共振隧穿器件及共振隧穿晶体管共振隧穿晶体管（RTT）是共振隧穿器件的一种，它与共振隧穿二极管（RTD）一样都是利用量子共振隧穿效应而制成的一种高速纳米电子器件。
共振隧穿器件由于具有高频、高速、低功耗、负阻、双稳、自锁及用少量器件完成多种逻辑功能等特点，因而在未来电子信息技术领域中具有很大的发展潜力。
1共振隧穿器件1.1 共振隧穿效应共振隧穿器件是以共振隧穿效应为物理依据，共振隧穿效应是量子隧穿效应的一种特殊情况。
如图1所示，若Ⅰ区、Ⅲ区和Ⅴ区均是金属、半导体或超导体，而Ⅱ区与Ⅳ区是极薄的绝缘层（厚度约为0.1nm）。
图1 势垒形状设电子开始处在左边的金属中，可认为电子是自由的，在金属中的势能为零。
由于电子不易通过绝缘层，因此绝缘层就像一个壁垒，我们将它称为势垒。
一个高度为U、宽为a的势垒，势垒右边有一个电子，电子能量为E。
因电子的能，若电子进入Ⅱ区，量小于区域Ⅱ中的势能值U就必然出现“负动能”，这是不可能发生的。
但用量子力学的观点来看，电子具有波动性，其运动用波函数描述，而波函数遵循薛定谔方程，求解薛定谔方程可知电子在Ⅱ区甚至Ⅲ区等区域出现的概率不为零。
像这种电子穿透比它动能更高的势垒的现象，称为隧穿效应。
它是粒子波动性的表现。
图2 共振隧穿效应类比图而共振隧穿可以简单理解为，在某一个能量值时电子的隧穿机率出现尖锐峰值。
这种现象类似于光通过两个平行界面构成像Fabry-Perot 标准具这样的光学滤波器一样，光强作为波长的函数，形成尖锐的跃迁峰值，如图2所示。
1.2共振隧穿器件分类共振隧穿器件的分类如表1所示。
表1 共振隧穿器件的分类种类结构分类工作原理特点RTDRTD在同一能带（导带或价带）中发生共振隧穿，期间的发射区、势阱和集电区为同种或相近材料两端，特性不能调制，速度、频率高RITD在不同带间发生共振隧穿，E、C区为一种能带或材料，势阱为另一种能带或材料两端，特性不能调制，一般PCVR较大RTTGRTT通过栅极的shottky结或势阱区的pn结来控制RTD的电流三端，特性可调，速度比RTD低RTMESFET以RTD的双势垒结构为源区的MESFET器件，其IDVDS特性上也三端，具有电流增益，又分为纵存在负阻特性横两种结构RTBT 以RTD的双势垒结构作为发射区的双极管或HBT三端，具有电流增益RHET 以RTD的双势垒结构作为发射极的热电子晶体管三端，具有电流增益ORTDORTD以光信号改变RTD的负阻特性光触发，两端负阻器件RTD型光调制器基于RTD的光调制器光调制器的一种共振隧穿器件可以应用于三个方面：一个是用于模拟电路，做成微波和毫米波振荡器等；另一个是用于高速数字电路，与MESFET，HBT，HEMT 等进行集成构成高速数字电路；还可以用ORTD 或与常规光电探测器件构成高速光电集成电路。
专利名称：一种积累型垂直HEMT器件
专利类型：发明专利
发明人：罗小蓉,杨超,吴俊峰,彭富,魏杰,邓思宇,张波申请号：CN201610432032.8
申请日：20160617
公开号：CN105845724A
公开日：
20160810
专利内容由知识产权出版社提供
摘要：本发明属于半导体技术领域，涉及一种积累型垂直HEMT器件。
本发明正向导通状态下，绝缘栅极结构侧壁处形成高浓度的电子积累层，大大地降低了器件的导通电阻，从而保证了器件具有很好的正向电流驱动能力；反向阻断状态下，绝缘栅极结构可以有效地改善器件阻挡层与缓冲层界面处的电场集中效应，同时在绝缘栅极结构末端处引入新的电场尖峰，使器件电场分布更加均匀，从而提高器件的关态击穿电压。
本发明所公布的器件制备工艺与传统工艺兼容。
申请人：电子科技大学
地址：611731 四川省成都市高新区(西区)西源大道2006号
国籍：CN
代理机构：成都点睛专利代理事务所(普通合伙)
代理人：葛启函
更多信息请下载全文后查看。
基于RTD的新型全加器设计
冯杰;姚茂群
【期刊名称】《太赫兹科学与电子信息学报》
【年(卷),期】2018(016)004
【摘要】单双稳态转换逻辑单元(MOBILE)是基于共振隧穿二极管(RTD)电路的一
个重要逻辑单元,非常适合阈值逻辑电路设计.由MOBILE可以构成阈值逻辑门(TG)和广义阈值逻辑门(GTG)等阈值逻辑电路.本文通过将三变量异或函数转化为较简单、理想的GTG输入输出函数形式,设计了由GTG构成的新型三变量异或门,并利用该三变量异或门设计了新型的全加器.通过HSPICE仿真和性能比较,该全加器不仅器
件数量少,输出延时短,而且能达到较高的工作频率、更小的电路功耗与功耗-延迟积.【总页数】5页(P748-752)
【作者】冯杰;姚茂群
【作者单位】杭州师范大学国际服务工程学院,浙江杭州 311121;杭州师范大学国
际服务工程学院,浙江杭州 311121
【正文语种】中文
【中图分类】TN432
【相关文献】
1.基于RTDS的MMC-HVDC系统联调试验装置设计及验证 [J], 樊大帅;刘永成;
滕林阳;李坤;宣佳卓
2.基于RTD的新型全加器设计 [J], 冯杰;姚茂群;
3.基于RTD的新型D锁存器设计 [J], 姚茂群;冯杰;沈珊瑚
4.基于RTDS的故障指示器外施信号发生装置的集成设计 [J], 刘霡; 张彦兵
5.基于RTD与CMOS的新型数字电路设计 [J], 马龙;王良臣;黄应龙;杨富华因版权原因，仅展示原文概要，查看原文内容请购买。
