下载文档原格式
最新精选全文完整版（可编辑修改）1.2.用什么办法可以降低量化误差？①增加量化位数②提高采样频率3. 模型机中指令流动的路径存储器->指令寄存器->指令译码器4. 模型机中4种数据流动的路径：5.进制数转换①整数：A进制数->十进制数->B进制数（十进制数/基=商+余数，商/基=商+余数，……直到商为0，结果为余数从后往前排列组成的整数）②小数：A进制数->十进制数->B进制数（十进制数×基=整数部分+小数部分，小数部分×基=整数+小数，……直到小数部分等于0或者整数个数达到题目规定位数+1，结果为整数从前往后排列组成的整数，需注意小数进位的情况）10. 对偶规则和反演规则分别有什么用？对偶：只要考虑正逻辑或负逻辑，不用考虑两个。
反演：机械式求反函数。
11. 与运算和或运算均满足交换率有什么实际意义？或者说在实现电路时可以给我们带来什么方便？不需要区分逻辑门的输入端具体是哪一个输入。
12. 为什么要讨论函数标准形问题？为了方便，比如比较两个函数是否相同，用适当的逻辑门实现电路。
13. 代数法化简有何特点？适合任意规模、任意形式的表达式，但没有固定方法，也难以判断是否已经最简。
14. 为什么通常要对逻辑函数进行化简？因为逻辑函数是逻辑电路实现的依据，表达式越简单，通常电路成本就越低。
15. 请对比分析传输延迟模型与惯性延迟模型的优缺点。
传输：简单，但没有充分考虑完成充放电变化所需的时间问题。
惯性：比前者更接近实际情况，但比较复杂。
16. 写出可以降低成本的几种方式。
①减小每个集成电路的面积②设计更简化更优化的电路③增大硅元面积17. 为什么说代数优化（化简）是非常困难的？因为化简的过程没有系统而有效的方法，也很难判断是否已经化简到最简的形式。
18. 请说明”蕴涵项“、”主蕴涵项“和”质主蕴涵项“之间的关系。
主蕴涵项：移去任何1个变量则不是蕴涵项，即最大的卡诺圈；质主蕴涵项：至少包含1个只被1个主蕴涵项覆盖的最小项的主蕴涵项/至少包含1个没有被其他主蕴涵项覆盖的方格。
数字逻辑电路复习提纲一、填空题：2．在常用的BCD码中，根据编码规律，BCD码可以分为有权BCD码和无权BCD ；5．触发器是功能最简单的时序逻辑电路，具有0、 1 两个稳定状态；7．单稳态触发器被广泛应用于脉冲整形、延时和定时；8．模数转换器（ADC）和数模转换器（DAC）的重要技术指标是转换精度和转换速度；9．逻辑函数常用到的表示方法有真值表、卡诺图、函数式、逻辑图和波形图；11．在数字电路中，晶体管经常作为开关元件使用；12．应用最广泛的集成电路是TTL电路和 CMOS 电路；20.555定时器是一种中规模集成电路，只要在其外部配上适当的电阻电容元件，就可以方便的构成脉冲产生电路和整形电路；21.D型触发器的逻辑功能是Q n+1 = D ；22.门电路是CMOS集成电路最基本的逻辑单元；23.n位触发器构成的环形计数器，也是一个 n 分频电路；24.常用的七段数码管有共阳数码管和共阴数码管之分；25.一个触发器可存储 1 位二进制数码；26.移位寄存器不但具有存储代码的功能，而且具有移位功能。
27.根据所完成的逻辑功能，译码器可分为变量译码器和显示译码器；28.在多级逻辑电路中，一般都会出现竞争现象；29.多谐振荡器是一种自激振荡器；30.寄存器是具有存储功能的逻辑部件；31.N进制计数器就是 N 分频器；32.按计数的增减，可以把计数器分成加法计数器、减法计数器和可逆计数器三种；33.存储 n 位二进制码需用 n 个触发器；34.同步触发器的共同缺点是存在空翻现象；35.D触发器具有 2 个稳定状态；二、单项选择题1.同步触发器的最显著特点是（ C ）A.控制方便B.ＣＰ触发C. 时钟电平直接控制D.脉冲延时2.n位触发器构成的扭环形计数器，其无关状态数有（ D ）A.2 n-n个B.2 n-1个C.2n个D.2 n-2n 个3.下列门电路属于双极型的是( A )A.OC门B.PMOSC.NMOSD.CMOS4.无论使用何种进位计数制，数值的表示都包含两个基本要素，即（ C ）A.位数和位权B.基数和位数C.基数和位权D.位数和权数5.不是由集成定时器555构成的电路是（ A ）A.寄存器B.施密特触发器C.单稳态触发器D.多谐振荡器6.在数模转换电路中分辨率是用于表征其输出电压变化量的（ A ）A.最小值B.最大值C.中间值D.最大和最小值7.对一般触发器，当满足Q n+1 = Q n时，具有的功能是（ B ）A.记数B.保持C.不定D.置08.下列不属于OC门应用方面的是（ D ）A.线与B.驱动C.电平转换D.加法运算R引脚为0时，触发器的状态为 ( B )9.触发器的DA.1B.0C.翻转D.保持三、简答题1.对组合逻辑电路进行设计的一般步骤有哪些？（63页）答：（1）逻辑抽象分析设计要求，把实际要求的一般性描述转化为逻辑描述。
数电复习提纲数电复习提纲（第五版）第⼀章数制和码制1.1模拟量与数字量模拟量是在时间和数值上都是连续的物理量，表⽰模拟量的信号叫做模拟信号。
数字量是在时间和数值上都是离散的物理量，数字信号是表⽰数字量的信号。
⼯作在数字信号下的电路称为数字电路。
(注意：0和1并不是普通代数中的数值，在数字电路中，应称为：逻辑0和逻辑1。
注意与数值0，1区别)数字电路按结构分为：组合逻辑电路和时序逻辑电路。
1.2⼏种常⽤的数制⼗进制，⼆进制，⼋进制，⼗六进制1.3不同数制之间的转换1.任意进制数→⼗进制数例：（101101.1）B = 1×25+0×24+1×23+1×22+0×21+1×20+1×2-1 = 45．5（BF3C.8）H = 11×163+15×16 2+3×161+12×160+8×16-1= 48956．52.⼗进制数→任意进制数⽤除法和乘法完成整数部分：除N取余，商零为⽌，结果低位在上⾼位在下⼩数部分：乘N取整，到零为⽌，结果⾼位在上低位在下例：125. 125 = （111 1101. 001）B=（175.1）O=(7D.2)H3.⼆进制数与⼋、⼗六进制数的相互转换⽅法：（1）⼆进制数转换为⼋进制数以⼩数点为基准，分别向左和向右每3位划为⼀组，不⾜3位补0（整数部分补在前⾯，⼩数部分补在后⾯），每⼀组⽤其对应的⼋进制数代替。
例：（11110. 01）B = （011’110. 010）B =（36 . 2）O（2）⼆进制数转换为⼗六进制数⽅法：以⼩数点为基准，分别向左和向右每4位划为⼀组，不⾜4位补0 （整数部分补在前⾯，⼩数部分补在后⾯），每⼀组⽤其对应的⼗六进制数代替。
例：（11110. 01）B = （0001’1110. 0100）B =（1 E . 4）H（3）⼋进制数转换为⼆进制数⽅法：将每位⼋进制数⽤其对应的3位⼆进制数代替即可。
数字电路复习提纲
数字电路与逻辑设计复习提纲
掌握真值、原码、反码及补码之间的相互转换。
掌握二进制、十进制、十六进制之间的相互转换。
掌握8421bcd码、余3码之间的相互转换。
掌控逻辑代数的基本运算及复合运算。
掌控逻辑代数的基本公式及常用公式。
掌控三个基本定理：代入、反演和对偶。
介绍逻辑函数的概念及常用的则表示方法。
了解逻辑函数的两种标准形式，掌握最小项的定义及性质。
掌握公式化简法、卡诺图化简法。
介绍毫无关系项的概念及利用毫无关系项化简逻辑函数。
了解mos管的结构和工作原理。
介绍cmos反相器的结构和工作原理。
掌握od门、cmos传输门、三态门的逻辑功能及用途。
掌控女团逻辑电路的通常分析方法和设计方法。
掌握常用中规模组合逻辑电路的逻辑功能及使用方法。
（编码器，译码器，数据选择器，加法器，数值比较器）
介绍sr门锁存器的逻辑功能。
掌控三种引爆方式的动作特点。
（电平引爆、脉冲引爆、边沿引爆）掌控jk、sr、t、d触发器的逻辑功能。
（特性表中、特性方程）
了解驱动方程、状态方程和输出方程的概念。
了解状态转换表、状态转换图、时序图的概念。
掌握同步时序逻辑电路的一般分析方法。
*了解同步计数器的工作原理、构成方法。
掌控中规模时序逻辑电路74161、74160的逻辑功能及采用方法。
掌控任一十进制计数器的形成方法。
《数字电路与逻辑设计》课程总复习重点《数字电路与逻辑设计》课程总复习重点一、课程的主要内容、复习要点和重点习题第二章逻辑代数基础（8学时）4次10分1、逻辑代数2、逻辑函数及其表示法★3、逻辑代数的公式、逻辑函数的公式法化简★4、逻辑函数的卡诺图化简法★5、带无关项的卡诺图化简★重点习题：2.15（公式法化简），2.18（卡诺图化简），2.22、2.23（带无关项的卡诺图化简）；第三章门电路（6学时）3次10分1、逻辑门电路的两种开关模型★2、TTL门电路★TTL门电路的工作原理及理解输入端、输出端的等效电路（P118-120）TTL门电路的输入负载特性（P121-122）TTL门电路的扇出系数的计算（P120-121之例题3.5.2）“线与”的概念（P94-95）R的计算（P133之例题3.5.5）“线与”连接的OC门电路的上拉电阻L三态门的概念、工作原理及符号（P134）3、CMOS门电路★V极性及MOS管的开关等效电路（P75-79）MOS管开关时的GS结合互补开关模型理解CMOS门电路的工作原理（P80）CMOS门电路写逻辑表达式CMOS门电路的输入负载特性（即：输入电流恒为零）OD门“线与”的概念（P94-95）“线与”连接的OD门的上拉电阻R的计算（P96之例题3.3.2）L重点习题：3.7（CMOS门电路写逻辑表达式）；3.8（a、线与，b、三态门）；R的计算）；3.9（“线与”连接的OD门驱动或非门时的上拉电阻LR的计算）；3.10（“线与”连接的OD门驱动与非门时的上拉电阻L3.14（TTL门电路的输入负载特性）；3.15（CMOS门电路的输入负载特性）；3.16（TTL门电路的扇出系数的计算）；R的计算）；3.23（“线与”连接的OC门电路的上拉电阻L第四章组合逻辑电路（10学时）5次15分1、组合逻辑电路的分析★2、组合逻辑电路的设计★表决器、整除判别器的真值表3、采用译码器设计组合逻辑电路★（P186-187）4、采用数据选择器设计组合逻辑电路★（P189-191）5、常用组合逻辑电路（1）编码器（2）译码器★（P174-178）（3）数据选择器★（P188-189）（4）半加器、全加器、全减器的真值表★（P192-193）（5）数值比较器6、竞争-冒险现象判断及消除（P205）重点习题：4.1、4.2（组合逻辑电路的分析）；4.5（组合逻辑电路的设计）；4.12（采用译码器设计组合逻辑电路）；4.18、4.19（采用数据选择器设计组合逻辑电路）；4.32（竞争-冒险现象判断及消除）第五章触发器（6学时）3次10分1、触发器的电路结构与动作特点（1）基本RS触发器★（2）同步RS触发器★（3）主从触发器（4）边沿触发器的动作特点及电路符号★（上跳沿触发的维阻D边沿触发器、下跳沿触发的边沿触发器）2、触发器逻辑功能及其描述方法RS触发器、D触发器、JK触发器的工作真值表★RS触发器、D触发器、JK触发器的特性方程★各种类型的触发器的电路符号区分★（P254之图5.18）3、触发器的动态特性重点习题：5.1、5.2（基本RS触发器）；5.14（上跳沿触发的维阻D边沿触发器）；5.15（上跳沿触发的边沿JK触发器）；5.22、5.23（边沿触发器和附加门电路构成的异步时序电路画时序波形）第六章时序逻辑电路（14学时）7次30分1、时序逻辑电路的分析方法★（1）同步时序逻辑电路的结构★（P260）（2）时序逻辑电路的状态转换表、状态转换图和时序图★（3）时序逻辑电路的分析★（P262-266）（4）异步时序逻辑电路的分析2、常用的时序逻辑电路（1）寄存器和移位寄存器（2）移位寄存器构成的环形和扭环形计数器（3）采用LS160、LS161设计计数器★异步清零法和同步置数法的区分★M>的计数器的设计★NM<和N（4）顺序脉冲发生器的设计★（5）序列信号发生器的设计★3、时序逻辑电路的设计方法（1）同步时序逻辑电路的一般设计思路★（P314-322）（2）时序逻辑电路的自启动验证与自启动问题的修改★（P326-331）（3）异步时序逻辑电路的设计重点习题：6.2、6.3 （时序逻辑电路的分析）；6.11、6.12（采用LS160、LS161设计计数器）6.18、6.19（采用串行进位和并行进位方式设计NM>的计数器）6.21（采用整体清零法和整体置数法设计NM>的计数器）6.29（序列信号发生器的设计）6.31、6.33（采用分立触发器设计同步时序逻辑电路）第十章脉冲波形的产生和整形（4学时）2次10分1、施密特触发器（1）用门电路组成施密特触发器（2）集成施密特触发器★（3）施密特触发器的应用★2、单稳态触发器（1）用门电路组成的微分型单稳态触发器（2）用门电路组成的积分型单稳态触发器（3）集成单稳态触发器★3、多谐振荡器（1）对称式多谐振荡器（2）非对称式多谐振荡器（3）环形振荡器（4）用施密特触发器构成的多谐振荡器★（5）石英晶体多谐振荡器4、555定时器★（1）555定时器的电路结构与功能★（2）用555定时器接成的施密特触发器★（3）用555定时器接成的单稳态触发器★（4）用555定时器接成的多谐振荡器★重点习题：10.8（积分型单稳态触发器）10.9（微分型单稳态触发器）10.11 （集成单稳态触发器的应用）；10.19（用555定时器接成的施密特触发器）10.21（用555定时器接成的单稳态触发器）10.22（用555定时器接成的多谐振荡器）P487（用施密特触发器构成的多谐振荡器的工作原理）第七章半导体存储器（ 4学时）2次 10分1、只读存储器2、随机存储器3、存储器容量的扩展★位扩展★字扩展及地址分配★4、用存储器ROM 实现组合逻辑函数★重点习题：7.1（存储容量和地址的计算）7.3（位扩展）7.5 （字扩展）；P376（字扩展的地址分配）7.10（用存储器ROM 实现组合逻辑函数）第十一章数-模和模-数转换（ 4学时）2次 5-10分1、 D/A 转换器★（1）权电阻网络D/A 转换器★（2）倒T 形电阻网络D/A 转换器（3）权电流型D/A 转换器（4）具有双极性输出的D/A 转换器（5） D/A 转换器的转换精度★（P520-523）分辨率、转换误差的概念★参考电压REF V 的相对稳定度的概念★REF V 引起的比例系数误差的概念及计算★重点习题：11.1（权电阻网络D/A 转换器计算输出的模拟电压的值）11.2（倒T 形电阻网络D/A 转换器）11.13 （D/A 转换器的转换精度）；例题：给定转换精度，计算确定D/A 转换器需要的最少位数；2、A/D 转换器（不考）。
1、正逻辑体系中，用表示周电平，用表示低电平。
2.在逻辑电路中，用0来表示高电平，用1来表示低电平，称为体制。
3.作为数据分配使用的译码器必须具有,且该端要作为使用，而译码器的输入端要作为分配器的，译码器的输出端就是分配器的。
4.将247转换为二进制数为o5、86的8421BCD码为。
余3码为。
若1101是2421BCD码的一组代码，则它对应的十进制数是-十进制数(165) io转换成8421 BCD码是。
6、(11.25)何的二进制数为,十六进制数为o7、写出Y=AB+CD的反函数,对偶函数o8、三态输出门(TS门)的输出有三种可能的状态，分别是高电平、、o9、触发器的特性方程为o对于触发器，若J = K ,则可完成触发器的逻辑功能；若J = K,则可完成——触发器的逻辑功能10、一个五位的二进制加法计数器，由00000状态开始，经过75个计数脉冲，此计数器的状态为=11、为构成1024X8位的RAM,需要片256X4位的RAM,并且需要位地址译码器完成寻址操作。
12、一个8位D/A转换器的最小输出电压增量为0. 02V,当输入代码为01001101时，输出电压V。
为13、某台计算机的内存储器设置有32位地址线，16位并行数据输入/输出端，这台计算机的最大存储容量是o14、n位触发器构成的环形计数器，也是一个分频电路。
15.T触发器的特征方程是。
16.一个三位扭环形计数器的模为o17.由555定时器构成的施密特触发器，设V CC=12V,外接控制端未接电压，则其回差AV=。
18.( 35.4)s =()2 =()10=)16=()8421 BCD19.逻辑代数的三个重要规则是、、o20.数字电路按照是否有记忆功能通常可分为两类：、21.集电极开路门的英文缩写为门，工作时必须外加和o22.随机存取存储器具有功能。
23 .常见的脉冲产生电路有,常见的脉冲整形电路有、=24.五个D触发器构成环形计数器，其计数长度为-25.N个触发器可以构成最大计数长度（进制数）为的计数器。
数电复习提纲数字电路技术基础复习提纲1 逻辑代数基础1.1 概述1、什么是模拟信号？什么是数字信号？严格说来，⾃然界中存在的信号都是模拟信号，数字信号是⼈为的抽象出来的在时间上不连续的电信号，就是⽤⼀系列的矩形波来表⽰⼀个数字。
因此数字信号有两种，⼀是⽤模拟信号直接转换⽽来，⽤数字表⽰模拟信号在不同时刻的量化值；⼆是为控制、处理等⽬的⼈为产⽣的。
2、数字信号的表⽰⽅法：波形、主要参数。
⽤矩形脉冲表⽰，脉冲参数：幅度U m、宽度t w、周期T、上升时间t r、下降时间t f。
0.9Um0.5Um0.1Um计算参数：脉冲频率f=1/T，占空⽐q=t w/T。
理想矩形波⼀般⽤幅度、宽度、周期表⽰。
数字波形：⼀般为⼆进制，固定幅值，以矩形脉冲宽度为单位，正逻辑规定为⾼电平表⽰“1”，低电平表⽰“0”。
负逻辑反之。
例6位⼆进制数110100的波形为（先输出低位）：3、数制1）数：⽤来表⽰物理量的⼤⼩。
2）数制：多位数中每⼀位的构成⽅法及进位规则称为数制。
例：⼗进制由0-9⼗个数码组成，逢⼗进⼀。
⼆进制由0、1两个数码组成，逢⼆进⼀。
⼗六进制由0-9、A-F⼗六个数码组成，逢⼗六进⼀。
3）表⽰⽅法：⼀个任意进制数的⼗进制值是以该进制为基数的加权系数之和。
i-表⽰位数。
k i -表⽰第i 位的系数,可以是该进制数码中的任意⼀个。
r i -表⽰第i 位的权值，r 是该进制的基数。
n-表⽰整数位。
m-表⽰⼩数位。
①整数部分：连续除2，取余数，直到商为0。
252222212631010011低位②⼩数部分：连续乘2，取整数，直到要求的精度为⾄。
20.6251.25020.50021.000110⾼位低位（25.625）10=（11001.101）2 ⼆-⼗转换：求加权系数和。
例：（1101.11）2=23+22+20+2-1+2-2=（13.75）10 2）⼆-⼗六转换、⼆-⼋转换由于24=16，4位⼆进制数正好对应16个状态，将⼆进制数从⼩数点开始每4位划分成⼀组，每组对应转换为⼀位⼗六进制数即可（按8421权值转换）。
<<数字电路与逻辑设计>> 总复习
第一章逻辑代数基础．
一。
基本概念
1．正负逻辑
高电平用1表示，低电平用0表示一一一正逻辑：
高电平用0表示，低电平用1表示一一一负逻辑。
2．数制与码制
常用数制及其转换(二、八、十、十六进制)；
常用碥码(8421BCD、2421BCD、5421BCD、余3码等)。
二．基本运算及公式法化简
1．与、或、非、与非、或非、异或、同或运算及逻辑符号；
2．基本公式及常用公式；·
3．反演及对偶规则(注意：①反演时只对变量取反；②运算顺序不变：③用规则求反演式或对偶式不需要化简)；
4．公式法化简一一一最简与或式(注意：解题步骤完整)：
5．定向化简一一一与非与非式、或非或非式及与或非式。
三．卡诺图化简
1．最小项、最小项表达式、最小项卡诺图：
2．用最小项卡诺图化简逻辑函数(注意：①认真填图、圈图，正确写出函数；
②充分利用任意项)
第二章门电路
一．二极管与门、或门、三极管反相器
二极管与门、或门、三极管反相器的电路形式及工作原理。
二．TTL门电路
1．TTL与非门基本工作原理；
2．TTL与非门外特性（传输特性、输入特性、扇出系数）；
3．其它TTL门电路的分析方法、电路特点及逻辑符号。
三．MOS门电路‘
1．增强型NMOS反相器CMOS反相器的电路结构、工作原理及特点；
2．其它NMOS、CMOS门电路的功能分析；
NMOS门电路：
驱动管串联后接负载管一一一与非
驱动管并联后接负载管一一一或非
(注意：先分析与同一负载管相连接的所有驱动管的串并联关系，然
后再考虑接负载管后的反相关系。
)
CMOS门电路：
驱动管串，负载管并，且两两互补连接一一一与非
驱动管并，负载管串，且两两互补连接一一一或非
(注意：先分析所有驱动管的串并联关系，然后分析相应负载管的并
串联关系，最后考虑反相关系。
)
第三章组合逻辑电路
一．组合逻辑电路分析。
，’
1。
小规模组合电路分析：
步骤：逻辑图列真值表(必要时先化简) 分析逻辑功能
注意：分析步骤完整，每一步都要仔细。
2。
中规模组合电路分析：
步骤：①写出中规模器件输出表达式；
②代入输入变量，求出函数的输出表达式：
③列真值表(必要时先进行化简)；
④分析逻辑功能。
·’
二、小规模组合电路设计
设计步骤：逻辑功能设变量列真值表化简及定向变换画逻辑图
注意：设计步骤一定要完整，包括画卡诺图化简等
三、中规模组合逻辑器件及其应用
1．全加器：
①基本功能：两个四位二进制加法运算，具有低位进位和向高位进位端。
②熟悉逻辑符号及功能表；
③用全加器实现组合逻辑函数：
基本设计思想：已知的输入信号作为全加器的一个加数，函数的输出为全加器的本位和及进位，用(和)—(一个加数)=(另一个另数)，求出另一个加数。
设计步骤：
（1）设变量并与全加器的输入、输出端相对应：
（2）列真值表：左边是已知变量的各种输入组合，作为一个已知加数；
中间是设计要求的输出值，由进位和本位和输出；
右边是需要设计的另一个加数，其真值表由“和—加数”给出。
（3）化简求另一加数各端的表达式；
（4）画逻辑图(注意对低位进位端的处理)。
2．译码器：
①基本功能：将输入变量的每种组合对应一个输出端有效。
②掌握译码器的逻辑符号、功能表及输出端表达式；
输出低有效表达式：每个输出端对应一个输入变量的最小项的非；
输出高有效表达式：每个输出端对应一个输入变量的最小项；
③用译码器实现组合逻辑函数：
用低有效译码器实现函数：译码器+与非门
用高有效译码器实现函数：译码器+或门
设计步骤：
（1）设变量并与译码器输入端相对应；
（2）列真值表；．
（3）写出函数的最小项表达式，并将其转换为用译码器输出端表示的与非式。
例如：用低有效译码器实现函数
F=m2+m5=m2·m5==Y2·Y5
（4）画逻辑图(注意输入、输出信号高低位的排列及使能端的处理)。
④译码器扩展连接：
3．数据选择器：
①基本功能：在控制信号作用下，选择一路输入送输出端输出。
②逻辑符号、功能表及输出端表达式；
③数选器扩展连接（注意输出端处理方法，注意高低位排列）；
④用数选器实现逻辑函数：
设计步骤：
（1）设变量；
（2）列真值表或画卡诺图，并与数选器真值表或卡诺图相比较；
(3)降维处理；
(4)确定输入变量与数选器控制端、数据输入端的对应关系：
(5)画逻辑图(注意高低位及使能端)。
4．其它中规模器件：编码器、比较器等。
①基本功能；．．
②逻辑符号及功能表；
⑧扩展连接方法；
④其它应用。
第五章：触发器
一，各种触发器的功能及特点：
基本RSFF、钟控RSFF、主从JKFF、维阻DFF及其它边沿型FF的特征方程、状态转换表、状态转换图、激励表、波形图等。
注意各种触发器接收信号的有效时刻及约束条件。
二．触发器应用
画触发器输出波形。
注意：
①先写出输入端、控制端表达式，再画波形：
②直接置0、置l端优先级最高；
③注意触发器的有效触发电平：，
④注意主从触发器的一次空翻现象；
⑤作图一定细心。
第六章：时序逻辑电路
一．小规模时序电路分析与设计
1．小规模时序电路分析。
分析步骤：
状态转换表、输出真值表
状态转换图、波形图·
<强调按步骤细心做！>
2。
小规模时序电路设计：
设计步骤：
①根据设计要求确定设计时序：
②根据设计时序列状态转换真值表及输出真值表；
③根据状态转换表求触发器激励表；
④化简求激励函数(注意利用多余状态化简)
⑤求Q方程，列多余状态转换表；
⑥画完整的状态转换图，检查电路自启动特性：
⑦画逻辑图。
<强调按步骤细心做！>
二，中规模时序逻辑部件
(一) 移位寄存器：。
1．掌握逻辑符号、功能表；·
2．弄清时序关系，分清左移、右移；
3．移存器电路分析：
①写出各输入端、控制端、输出端表达式．
②列状态转换表‘
③画状态转换图
④分析逻辑功能
4。
移存型计数器设计：
(二)异步计数器：
1．异步二进制计数器：·
①异步二进制计数器的计数规律及触发特点
②异步二进制计数器的电路特点：1)各触发器均为计数状态：2)根据计数规律及触
发器有效沿在低一级触发器输出端中确定触发器的CP信号。
③波形图
3．异步二—五—十进制计数器(74LS290)：
①熟悉功能表及计数规律：
1)二进制、五进制、8421码十进制、5421码十进制的连接方法，输入输出端及高
低位排列：
2)清0、置9功能
②实现N进制计数器：可以利用清0端设计，也可以利用置9端设计。
例如利用清0端设计，步骤如下：
1)确定有效状态：由全0状态连续递增到N—l状态，作为有效状态(共N个)：
2)确定反馈状态：状态N为反馈状态；·
3)用反馈状态产生置位信号：将反馈状态N中为l的各位作为清0信号：
4)画逻辑图。
(二) 同步计数器·
74LSl61(160)—同步四位二进制(十进制)计数器
①熟悉功能表及各使能端作用，掌握计数规律：
②扩展连接方法；
③接成N进制计数器：
1)异步清0法：
利用异步清0端设计，其方法与290利用清0设计相同，但161、160清0低有效：
2)同步置数法：利用同步置数端设计，方法如下：
a)确定并入数据(D3～D0)：
b)确定有效状态：由并入状态开始，连续递增N个状态，确定为有效状态：
c)确定同步置数命令：连续递增的最后一个有效状态为产生同步置数命令/LD的
状态；
d)画逻辑图。
第七章大规模集成电路·
一．只读存储器ROM
1．ROM的组成原理；
2。
ROM的基本功能：，
1)存储信息(并行输出)：
2)实现组合逻辑函数(串行输出·)o
3．用ROM实现组合逻辑函数的方法：
1)·没变量：
2)真值表；
3)写出函数的最小项表达式；，
4)画出ROM阵列逻辑图。
注意：(1)ROM管脚的高低位排列：
(2)ROM管脚名与函数的输入变量的对应关系。
二。
动态MOS移位寄存器及随机读写存储器
1)动态MOS移位寄存器基本二厂作原理：
2)随机读写存储器RAM的基本二工作原理。
