当前位置：文档之家 › 第七章可编程定时器接口8253精品PPT课件

第七章可编程定时器接口8253精品PPT课件

  • 格式：ppt
  • 大小：1.29 MB
  • 文档页数：32

下载文档原格式

  / 32

合集下载

第7章2 8253

第7章2 8253

OUTPUT ( n = 3 ) GATE
0(3)
3
2
1
0(3) 2
1
0(3) 2
1
禁止计数并 置OUT为高
允许计数
7
7.2 可编程定时器8253 7.2.2 工作方式 4. 方式3：方波发生器

N=TOUT/TCLK= fCLK / fOUT OUT输出周期方波信号
GATE为低电平：禁止计数，强迫OUT输出高电平； GATE为上升沿：初始化计数； GATE为高电平：允许计数（OUT输出对称方波）。
74LS38 集电极开路门
74LS175 1.19 MHz ÷ 2
speaker允许
speaker数据
18
7.2 可编程定时器8253 7.2.5 初始化及应用
初始化顺序：
【方法1】 逐个对计数器进行初始化。 【方法2】 先写所有计数器的方式字，再装入各计数器的计数值。
19
写方式控制字(计数器0)
7.2 可编程定时器8253 7.2.2 工作方式 1. 方式0：计数结束产生中断 方式0可用于事件计数
3
MODE 0: Interrupt on Terminal Count
CLOCK WR n 4 OUTPUT (Interrupt) (n=4) n 3 2 1 0
计数结束
WR m
禁止计数
GATE OUTPUT (Interrupt) (m=5) A A+B=m
微机原理及接口技术
第
7章
常用接口器件
典型接口芯片
7.1 8255：可编程并行接口 7.2 8253：可编程定时器
7.2 可编程定时器8253 7.2.1 引脚及内部结构

定时计数器8253课件

定时计数器8253课件
3个计数通道 通道控制寄存器 数据总线缓冲器 读／写控制电路
20010.12
定时计数器8253
3
计数通道
• 通道0、通道1和通道2
• CLK：计数器的脉冲输入端，GATE: 计数器的门控信 号，OUT: 计数器的输出信号，一般与计数溢出有关。
• 工作原理：
• 8253计数器工作在减1状态，每输入一个计数脉冲，计数 器值减1，当计数器
• 分为4部分，通道选择、计数器读/写方式、工作方式和计
数码的选择。
计数器选择（SC1、SC0）
计数器读/写方式（RLl、RL0）
20010.12
定时计数器8253
9
• 计数器的锁存操作
• 8253一旦初始化后，就不需要CPU参与而自动计数。为了 读出计数值时不干扰实际计数过程，同时读出的值又是稳 定的，就要求对通道计数器中的计数值进行锁存。
读／写控制电路
❖ 片选信号 CS ❖ A1A0的组合 ：选择三个通道、一个控制寄
存器，共4个端口 ❖ 读信号 R D 和写信号W R 由CPU提供，低电平
有效。
20010.12
定时计数器8253
7
8253的管脚分配
• 通道管脚
• CLKn：通道n的脉冲输入管脚．外部事件
或定时脉冲由这三个管脚输入；
OUT 8253控制口，AL
MOV AL，40H
；置8253通道0时间常数,
OUT 通道0端口，AL ; 第一次写初始计数值的低8位，
MOV AL，38H
; 第二次写高8位。3840H=14400秒=4小时
OUT 通道0端口，AL
……
中断程序中有关程序段如下：
……
MOV AL,00000001B ；8255置位/复位控制字，使PC0＝1

计数器定时器8253

计数器定时器8253

计数未减到0，GATE又来一上升沿
28
模式2的时序图 ：
1
2
29
特点：
自动重置计数初值； GATE上升重新（硬件同步）、高
允许、下降停止、低停止计数； WR#写[重写]计数初值后在下一个 时钟脉冲时有效（软件同步）；
30
OUT在写入控制字后变高，在计数值
为1时输出宽度为1个CLK的负脉冲(周 期为N个时钟周期，频率为1/N的时钟 频率，正脉冲为N-1个时钟脉冲宽度， 负脉冲为1个时钟脉冲宽度，实际上是 对CLK的N分频)。

10
②
(
2
① ③
)
82 53 的 工 作 原 理
④
11
说明：
① 计数器0，计数器1，计数器2 特点：结构相同，引脚相同，功能独立 ② 数据总线缓冲器 （接低8位数据总线） 功能： 往计数器设置初值 从计数器读取计数值 往控制寄存器设置控制字
12
③ 读写逻辑电路 A1、A0——对计数器和控制寄存器寻址 RD#——读信号 WR#——写信号 CS#——片选信号 ④ 控制寄存器（A1、A0为11时选中） 在初始化过程中，必须先写入控制字，才 能写其他命令，如设计数初值、锁存等。


CNT0： 2MHz/2KHz =1000 （16位） CNT1：
100ms/0.5ms=200 （8位）
57
8255的初始化



MOV MOV OUT XOR MOV OUT
DX，387H AL，82H DX，AL AL，AL DX，384H DX，AL

7
9.2.3 可编程计数器/定时器8253
1. 2. 3. 4.

7第七章可编程定时器8253

7第七章可编程定时器8253

（5）所有I/O都可与TTL兼容。
第五章可编程定时/计数器8253A
3．8253的引脚和功能
第五章可编程定时/计数器8253A3．8253的引脚和功能
数据线D7～D0：输入/输出 数据线，双向三态。用于将8253 与系统数据总线的连接，在8253 与CPU之间传送数据库、命令、 状态信息。
第五章可编程定时/计数器8253A
第五章可编程定时/计数器8253A
3．8253的引脚和功能
GATE：门控信号。每个计 数器都有一个GATE信号， 它的作用是用来禁止、允 许或开始计数过程。
第五章可编程定时/计数器8253A
8253的输入信号组合与读/写操作方式 的对应关系
CS
0 0
0 0 0 0 0 0 1 0
RD WR
1 1
第五章可编程定时/计数器8253A
可编程定时器/计数器的功能体现在两个方面
一是作为计数器 即在设置好计数初值（即定时常数）
后，便开始减1计数，减为“0”时，输出一个信号。
二是作为定时器 即在设置好定时常数后，便进行减1计
数，并按定时常数不断地输出为时钟周期整数倍的定时间 隔。
两者的差别是 作为计数器时，在减到“0”以后，输出
二．可编程计数器/定时器8253
1．8253的内部结构和工作原理
8253内部有 3个计数器： 分别称为计 数器0、计 数器1和计 数器2，它们 具有相同的 结构。每个 计数器的输 入和输出都 取决于本身 所带的控制 寄存器和控 制字，可以 相互独立地 工作。
第五章可编程定时/计数器8253A
8253内部的每个计数通道结构
3．8253的引脚和功能
RD ：读命令，输入、低电平有 效。由CPU发出，用以对8253进 行读出操作。

微机原理与接口技术_第7章8253

微机原理与接口技术_第7章8253
15
§7-1 8253的工作原理 ——8253的内部结构和引脚信号
然后，开始递减计数。即每输入一个时钟脉冲，计数
器的值减1，当计数器的值减为0时，便从OUT引脚输出 一个信号。输出信号的波形主要由工作方式决定，同 时还受到从外部加到GATE引脚上的门控信号控制，它 决定是否允许计数。 当用8253作外部事件计数器时，在CLK脚上所加的计 数脉冲是由外部事件产生的，这些脉冲的间隔可以是 不相等的。 如果要用它作定时器，则CLK引脚上应输入精确的时 钟脉冲。这时，8253所能实现的定时时间，决定于计 数脉冲的频率和计数器的初值，即 定时时间＝时钟脉冲周期tc×预臵的计数初值n
16
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 ③引脚 8253的3个计数器都各有3个引脚，它们是：
CLK0~CLK2：计数器0~2的输入时钟脉冲从这里输
入。频率不能大于2MHz。
OUT0~OUT2：计数器0~2的输出端。
GATE0~GATE2：计数器0~2的门控脉冲输入端。
4
第七章 可编程计数器/定时器8253及其应用 ——概述 2. 不可编程的硬件定时 555芯片是一种常用的不可编程器件，加上外接电阻和电 容就能构成定时电路。这种定时电路结构简单，价格 便宜，通过改变电阻或电容值，可以在一定的定时范 围内改变定时时间。但这种电路在硬件已连接好的情 况下，定时时间和范围就不能由程序来控制和改变， 而且定时精度也不高。 3. 可编程的硬件定时 ①可编程定时器/计数器电路利用硬件电路和中断 方法控制定时，定时时间和范围完全由软件来确 定和改变，并由微处理器的时钟信号提供时间基 准，这种时钟信号由晶体振荡器产生，故计时精
12
§7-1 8253的工作原理 ——8253的内部结构和引脚信号 8253输入信号组合的功能表

微机原理第七章 计数器定时器8253

微机原理第七章 计数器定时器8253

三、Intel 8253
1. 芯片引腿 2. 编程结构 3. 结构组成 4. 控制寄存器格式 5. 编程命令 6. 工作模式
D7 D6 D5 D4 D3 D2 D1 D0 CLK0 OUT0
GATE0 GND
1
24
2
23
3
22
4
21
8253 5
20
6
19
7
18
8
17
9
16
10
15
11
14
12
13
D0---BCD位，用来设置装入CR计数值的格式。 ０——计数值为二进制格式 １——计数值为BCD码格式
一作为计数器，在设置好计数初值后，便开 始减1计数，减到“0”时，输出一个信号；
二作为定时器，在设置好定时常数后，便进 行减1计数，并按定时常数不断地输出 为时 钟周期整数倍的定时间隔。
计数器与定时器的差别在于：计数器计 数到零时便输出一个信号并结束；而定时器 会不断地产生信号。
计数器与定时器的共同点在于： 它们的工作过程没有根本区别，都是基于
3. 结构组成
D7~D0
数据总线 缓冲器
计数器 0
CKL0 GATE0 OUT0
RD
CKL1
WR A0
读/写控制逻 辑电路
A1
内 部 总
计数器 1
GATE1 OUT1
CS
线
控制 寄存器
计数器 2
CKL2 GATE2 OUT2
8253的芯片引脚及结构组成
① 计数器0，计数器1，计数器2 ② 数据总线缓冲器
功能： 往控制寄存器设置控制字 往计数器设置初值 从计数器读取计数值 ③控制寄存器 ④读/写逻辑电路

第7章8253微机原理及应用

有一半时间为高，另一半时间为低。
(MODE 3) CLOCK
4 3 2 1 0(4) 3 2 1 0(4) 3 2 1 0
OUTPUT
n=4
n=4
n=3
OUTPUT 0(5) 4 3 2 1 0(5) 4 3 2 1 0(5) n=5
OUTPUT n=4
4 3 2 1 0(4) 3 2 1 0
GATE (RESET)
– 选通输入(门控输入)GATE——用于启动或禁止计数器的 操作，以使计数器 和计测对象同步。
• 每个计数器中有四个寄存器；
– ①控制寄存器——初始化时，将控制字寄存器 中的内容写 入该寄存器；
– ②计数初值寄存器——初始化时写入该计数器的初始 值；
– ③减法计数寄存器——计数初值由计数初值寄存器送人减 法计数寄存器，当 计数输入端输入一个计数脉冲时，减法 计数寄存器内容减1，当减到零时，输出 端输出相应信号表 示计数结束。
方式4—软件触发选通（启动计数原理类似于方式0）
• 在这种方式下，当写入控制字后，输出为高（原为高则保持为高，原为 低则变为高）。当写入计数值后立即开始计数（相当于软件启动），当 计数到0后，输出变低，经过一个输入时钟周期，输出又变高，计数器停 止计数。这种方式计数也是一次性的，只有在输入新的计数值后，才能 开始新的计数。
– （4）每个计数器有6种工作方式，可由程序 设置和改变。
– （5）所有的输入输出引脚电平都与TTL电平 兼容。
8253的结构和引脚
• 三个计数器中每一个都有三条信号线；
– 计数输入CLK——用于输入定时基准脉冲或计数脉冲；
– 输出信号OUT——以相应的电平指示计数的完成，或输 出脉冲波形； ·
二、8253在IBM-PC/XT机中的应用

精品课件-微型计算机原理及接口技术-第7章_2


74LS74
D CLK Pr CLR
8237DMA的 DREQ0
到盒式磁带电路 到8255的PC5 ＋5 V
4.7 k 到speaker驱动电路
PB1 8255 端口61
speaker数据
74LS38 集电极开路门
图7.24 PC机中8253的连
19
7.2 可编程定时器8253 五、8253的初始化及应用
初始化顺序： 【方法1】 逐个对计数器进行初始化。 【方法2】 先写所有计数器的方式字，再装入各计数器的计数值。
20
. .
图 7
25
写入方式控制字
一 个 计 写入计数值低字节 数 器 的 写入计数值高字节 初 始 化 顺 序
序图 7 26
另 一 种 初 始 化 编 程 顺
写方式控制字(计数器0) 写方式控制字(计数器1) 写方式控制字(计数器2) 写计数值低字节(计数器1) 写计数值高字节(计数器1) 写计数值低字节(计数器2) 写计数值高字节(计数器2)
; 写入控制寄存器，01 01 010 0
; 写低字节
; 计数值：18 ; 频率发生器
电路图 控制寄存器
PCLK经二分频后，频率为1.19318MHz，则负脉冲间隔时间：
18×（1 / 1.19318）μs ＝ 15 μs
→ DRAM 刷新
23
7.2 可编程定时器8253 五、8253的初始化及应用
; 写低字节 ; ; 计数值：65536 ; 输出对称ቤተ መጻሕፍቲ ባይዱ波
电路图 控制寄存器
22
7.2 可编程定时器8253 五、8253的初始化及应用
在IBM公布的软件BIOS中，对8253初始化的程序：
MOV AL, 54H
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

方式2—注意事项：
写入控制字后，OUT端为高电平，如果此时GATE为高电平， 则装入计数初值后，计数器在下一个CLK的下降沿开始计数， 当计数值减为1时，OUT端变为高电平。
完成一次计数过程后，输出端OUT又变为高电平，开始一 个新的计数过程，由此可已持续进行下去。(前提条件是门 控信号为高电平)
如若在计数期间，门控信号又出现上升沿，则在下一个CLK 脉冲的上升沿使计数器重新装入计数初值，并紧接着在CLK 的下降沿重新开始计数，这时，负脉冲的宽度将会加宽。
3、方式2 —频率发生器
CW N=3
WR
CLK GATE OUT
3 2 13 2 1 3
软、硬件启动，自动重复计数 输出波形：一个连续负脉冲信号
7.2 可编程定时器8253
主要内容 1、8253的内部结构 2、8253的引脚功能 3、8253的工作方式 4、8253的应用举例
基本要求： 1、掌握8253的工作方式和编程 2、掌握8253的内部结构及引脚功能 3、掌握8253的应用
一、概述
1、定时信号的产生方法 软件定时 硬件定时
2、定时/计数器的工作原理 加法计数器 减法计数器
第七章 常用的数字接口电路
教学目的： 1、了解并行通信及串行通信的一般概念； 2、掌握几种可编程接口芯片的应用。
教学内容： 1、可编程定时计数器8253 2、可编程并行接口8255 3、模拟量的输入输出 4、键盘技术和和LED
7.1 并行通信与串行通信
一、并行通信 二、串行通信
1、串行数据的传送方式 2、调制与解调 3、同步通信和异步通信 4、串行通信的数据校验 5、串行通信的接口标准
写入控制字后，OUT端变为高电平，若此时GATE=1，则装 入计数初值后开始计数。
若计数值N为偶数，则计数到N/2时，OUT端变低，再接着 计数到0时，OUT端又变高，输出端的高低电平持续时间相 等。
若计数值N为奇数时，输出波形不对称，前(N+1)/2个时钟周 期，OUT端为高电平，后(N-1)/2个周期，OUT端为低电平。
在计数期间，如果送入新的计数值，而门控信号GATE 又出现了上升沿，那么，在下一个时钟脉冲时，新的计 数值被送入计数执行部件，从而由新的计数值开始重新 计数。
输出一个连续的脉冲信号，占空比为N-1：1
4、方式3 —方波发生器
CW N=4
WR
CLK GATE OUT
4 3 21 4 3 2
软、硬件启动，自动重复计数 输出波形：周期为N×TCLK的连续方波
在计数过程中可以修改计数初值，如果是8位计数初值，在 写入新的计数初值后，计数器将按新计数初值重新开始计数； 如果是16位计数初值，在写入第一个字节后，计数器停止 计数，在写入第二个字节后，计数器按照新的计数初值开始 计数。
2、方式1 —可重复触发的单稳态触发器
CW N=3
WR
CLK
GATE OUT
5、方式4 — 软件触发选通
CW N=4
WR
CLK GATE OUT
4 3 21 0
软件启动，不自动重复计数 输出波形：宽度为TCLK的单一负脉冲
写入控制字后，输出端OUT变为高电平，若GATE=1，则 写入 计数初值后立即开始计数。当计数值为0时，OUT端 变为低电平，此低电平持续一个时钟周期，然后又自动变 为高电平，并一直维持高电平。 在这种方式下，装入一次计数初值只进行一次计数，计数 值到0则停止。 门控信号GATE=1时，计数进行，GATE=0时，计数停止。 如果在计数过程时，又写入新的计数值，在下一个CLK的 下降沿，计数器将以新的计数值重新开始计数。
门控信号GATE=1时，计数进行，GATE=0时，计数结束。 在计数过程中，当门控信号GATE由高变为低时，计数停止， 但输出端仍保持高电平，当门控信号GATE又变为高电平时， 在下一个时钟的下降沿，计数器将从头开始重新计数。
在计数期间，如果送入新的计数值，而门控信号一直维 持高电平，那么输出端OUT将不受影响，但在下一个输 出周期中，将按新的计数值进行计数。
写入计数初值后，若GATE信号为低电平，则不开始计数， OUT端输出高电平，当GATE变为高电平时，才启动计数。
在计数过程中，GATE变低，会立刻停止计数，并且OUT端输 出为高电平；当GATE恢复高电平后，计数器将重新装入计数 初值，从头开始计数。
在计数过程中，若装入新的构 1、8253的主要特点 2、引线及功能
3、内部结构
三、8253的工作方式
1、区分标志
输出的波形； 启动计数器的触发方式；
GATE端为高电平； 软件启动 置入计数初值后的第2个CLK脉冲的下降沿；
GATE端有一个上升沿 硬件启动 对应CLK脉冲的下降沿 计数过程中，GATE对计数操作的影响；
3210
硬件启动，不自动重复计数; 输出波形：宽度为N×TCLK的单一负脉冲;
方式1—注意事项：
计数一旦启动，GATE端变低也不会影响计数；
可重复触发。当计数结束后，不用再次写入计数初值，可用 GATE的上升沿重新触发一次计数器，即可产生一个同样宽度 的负脉冲；
在计数过程中，若写入新的计数值，则本次计数过程的输出 不受影响。只有当本次计数结束后，再次触发，计数器才开 始按照新的计数值进行计数；
6、方式5 — 硬件触发选通
CW N=3
2、遵循规则
控制字写入计数器时，所有的控制逻辑电路立即复位， 输出端OUT进入初始状态(高电平或低电平)；
计数初值写入计数初值寄存器后，要经过一个时钟上 升沿和一个下降沿，计数器才开始计数；
在时钟脉冲的上升沿对门控信号GATE进行采样，来检 测是何种触发方式
在时钟脉冲的下降沿，计数器作减1操作；
1、方式0 — 计数结束产生中断
CW N=3
WR
CLK GATE OUT
3
2
1
0
软件启动，不自动重复计数 输出波形：延时时间可变的一个上升沿
方式0 — 注意事项：
在整个计数过程中，GATE端应始终保持高电平，若GATE变 为低电平，则暂停计数，当GATE又为高时，再接着计数；
在方式0下，每写入一次计数初值，只计数一个周期；