下载文档原格式
习题66-1选择题1-5 A B C C B 6-10 C A A D B 11-14 B A B A6-2填空题1．实体完整性，参照完整性2．数据库3．查询4．实体完整性5．数据库概念设计阶段，数据库物理设计阶段6．一对多6-3思考题1. 数据库(DataBase，DB)是长期存储在计算机内的、有组织的、可共享的数据集合。
数据库中的数据按一定的数据模型组织、描述和储存，具有较小的冗余度、较高的数据独立性和易扩展性，并可为多个用户共享。
数据库系统(Data Base System，DBS)是指带有数据库的计算机系统。
包括数据库、数据库管理系统、应用程序、数据库管理员以及用户等部分。
2. 一般将数据库设计分为六个阶段：需求分析；概念结构设计；逻辑结构设计；物理结构设计；数据库实施阶段和数据库运行与维护阶段。
需求分析是整个数据库设计的基础，其目的是准确了解与分析用户的各种需求。
需求分析的结果，是用数据词典描述的基础数据和用数据流图描述的数据与处理的关系。
在概念结构设计阶段，设计人员站在用户的角度，通过对需求分析的结果进行综合、归纳与抽象，从而形成一个反映用户观点的概念模型。
对于概念结构，一方面应能真实、充分地反映现实世界，是现实世界中具体应用的一个真实模型，另一方面还应考虑易于向关系、网状、层次等各种数据逻辑模型转换。
概念结构是各种数据模型的共同基础，为了能够用某一DBMS 实现用户需求，还必须将概念结构进一步转化为相应的数据模型，这正是数据库逻辑结构设计所要完成的任务。
逻辑设计的主要任务就是将E-R图转换为关系模型，将实体、实体的属性和实体之间的联系转化为关系模式。
数据库在物理设备上的存储结构和存取方式称为数据库的物理结构。
在关系数据库系统中，存储记录结构和存储记录布局主要由RDBMS自动完成。
在数据库实施阶段，设计人员根据逻辑结构设计和物理结构设计的结果建立数据库，编制与调试应用程序，并进行试运行和评价。
第1章计算机系统结构的基本概念1.1 解释下列术语层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。
这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。
虚拟机：用软件实现的机器。
翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。
解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。
执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。
计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。
包括时间局部性和空间局部性。
CPI：每条指令执行的平均时钟周期数。
测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。
存储程序计算机：冯·诺依曼结构计算机。
其基本点是指令驱动。
程序预先存放在计算机存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。
系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。
《计算机系统的体系结构》课后答案1-8章第1章计算机系统结构的基本概念1、有一个计算机系统可按功能分成4级，每级的指令互不相同，每一级的指令都比其下一级的指令在效能上强M倍，即第i级的一条指令能完成第i-1级的M条指令的计算量。
现若需第i级的N条指令解释第i+1级的一条指令，而有一段第1级的程序需要运行Ks，问在第2、3和4级上一段等效程序各需要运行多长时间？答：第2级上等效程序需运行：(N/M)*Ks。
第3级上等效程序需运行：(N/M)*(N /M)*Ks。
第4级上等效程序需运行：(N/M)*(N/M)*(N/M)*Ks。
2、硬件和软件在什么意义上是等效的？在什么意义上又是不等效的？试举例说明。
答：软件和硬件在逻辑功能上是等效的，原理上，软件的功能可用硬件或固件完成，硬件的功能也可用软件模拟完成。
只是反映在速度、价格、实现的难易程度上这两者不同。
3、试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与影响。
答：计算机系统结构、计算机组成、计算机实现互不相同，但又相互影响。
（1）计算机的系统结构相同，但可采用不同的组成。
如IBM370系列有115、1 25、135、158、168等由低档到高档的多种型号机器。
从汇编语言、机器语言程序设计者看到的概念性结构相同，均是由中央处理机/主存，通道、设备控制器，外设4级构成。
其中，中央处理机都有相同的机器指令和汇编指令系统，只是指令的分析、执行在低档机上采用顺序进行，在高档机上采用重叠、流水或其它并行处理方式。
（2）相同的组成可有多种不同的实现。
如主存器件可用双极型的，也可用MO S型的；可用VLSI单片，也可用多片小规模集成电路组搭。
（3）计算机的系统结构不同，会使采用的组成技术不同，反之组成也会影响结构。
如为实现A:=B+CD:=E*F,可采用面向寄存器的系统结构，也可采用面向主存的三地址寻址方式的系统结构。
要提高运行速度，可让相加与相乘并行，为此这两种结构在组成上都要求设置独立的加法器和乘法器。
计算机系统结构习题解答第一章习题一1.2一台经解释实现的计算机，可以按照功能划分成4级。
每一级为了执行一条指令需要下一级的N条指令解释。
若执行第1级的一条指令需K纳秒时间，那么执行第2、3、4级的一条指令个需要多少时间？解：①分析：计算机按功能分级时，最底层的为第1级。
向上一次是第2 、3、4级。
解释执行是在低级机器级上，用它的一串指令或语句来解释执行高一级上的一条指令的功能。
是逐条解释的。
②解答：执行第2、3、4级的一条指令各需KNns,KN2ns,KN3ns的时间。
1.3操作系统机器级的某些指令就用传统机器级的指令，这些指令可以用微程序直接实现，而不由操作系统自己来实现。
根据你对习题1.2的回答，你认为这样做有哪两个好处？答：可以加快操作系统操作命令解释的速度。
同时也节省了存放解释操作命令这部分解释程序所占用的空间。
简化了操作系统机器级的设计。
也有利于减少传统机器级的指令条数。
1.5硬件和软件在什么意义上是等效的？在什么意义上是不等效的？试举例说明。
答：硬件和软件在逻辑意义上是等效的。
在物理意义上是不等效的。
①在原理上，用硬件或固件实现的功能完全可以用软件来完成。
用软件实现的功能也可以用硬件或固件来完成。
功能一样。
②只是反映在速度、价格、实现的难易程度上，这两者是不同的。
性能不同。
③例如，浮点运算在80386以前一直是用软件实现的。
到了80486，将浮点运算器集成到了CPU中，可以直接通过浮点运算指令用硬件实现。
但速度却高的多。
1.9下列哪些对系统程序员是透明的？哪些对应用程序员是透明的？系列机各档不同的数据通路宽度；虚拟存储器；Cache存储器；程序状态字；“启动I/O”指令；“执行”指令；指令缓冲器。
答：①对系统程序员和应用程序员均透明的：是全用硬件实现的计算机组成所包含的方面。
有：数据通路宽度、Cache存储器、指令缓冲器。
②仅对应用程序员透明的：是一些软硬件结合实现的功能。
有：虚拟存储器、程序状态字、“启动I/O”指令。
计算机体系结构试题及答案12008年01月23日22:211、计算机高性能发展受益于：(1)电路技术的发展；(2)计算机体系结构技术的发展。
2、层次结构：计算机系统可以按语言的功能划分为多级层次结构，每一层以不同的语言为特征。
第六级：应用语言虚拟机-> 第五级：高级语言虚拟机-> 第四级：汇编语言虚拟机-> 第三级：操作系统虚拟机-> 第二级：机器语言(传统机器级) ->第一级：微程序机器级。
3、计算机体系结构：程序员所看到的计算机的属性，即概括性结构与功能特性。
For personal use only in study and research; not for commercial use4、透明性：在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。
5、Amdahl提出的体系结构是指机器语言级程序员所看见的计算机属性。
6、经典计算机体系结构概念的实质3是计算机系统中软、硬件界面的确定，也就是指令集的设计，该界面之上由软件的功能实现，界面之下由硬件和固件的功能来实现。
7、计算机组织是计算机系统的逻辑实现；计算机实现是计算机系统的物理实现。
8、计算机体系结构、计算机组织、计算机实现的区别和联系？答：一种体系结构可以有多种组成，一种组成可以有多种物理实现，体系结构包括对组织与实现的研究。
9、系列机：是指具有相同的体系结构但具有不同组织和实现的一系列不同型号的机器。
10、软件兼容：即同一个软件可以不加修改地运行于系统结构相同的各机器，而且它们所获得的结果一样，差别只在于运行时间的不同。
11、兼容机：不同厂家生产的、具有相同体系结构的计算机。
12、向后兼容是软件兼容的根本特征，也是系列机的根本特征。
13、当今计算机领域市场可划分为：服务器、桌面系统、嵌入式计算三大领域。
14、摩尔定律：集成电路密度大约每两年翻一番。
15、定量分析技术基础（1）性能的评测：（a）响应时间：从事件开始到结束之间的时间；计算机完成某一任务所花费的全部时间。
word 文档下载后可自由复制编辑你计算机系统结构清华第 2 版习题解答word 文档下载后可自由复制编辑1 目录1.1 第一章（P33）1.7-1.9 （透明性概念），1.12-1.18 （Amdahl定律），1.19、1.21 、1.24 （CPI/MIPS）1.2 第二章（P124）2.3 、2.5 、2.6 （浮点数性能），2.13 、2.15 （指令编码）1.3 第三章（P202）3.3 （存储层次性能）， 3.5 （并行主存系统），3.15-3.15 加 1 题（堆栈模拟），3.19 中（3）（4）（6）（8）问（地址映象/ 替换算法-- 实存状况图）word 文档下载后可自由复制编辑1.4 第四章(P250)4.5 （中断屏蔽字表/中断过程示意图），4.8 （通道流量计算/通道时间图）1.5 第五章（P343）5.9 （流水线性能/ 时空图），5.15 （2种调度算法）1.6 第六章（P391）6.6 （向量流水时间计算），6.10 （Amdahl定律/MFLOPS）1.7 第七章（P446）7.3 、7.29（互连函数计算），7.6-7.14 （互连网性质），7.4 、7.5 、7.26（多级网寻径算法），word 文档下载后可自由复制编辑7.27 （寻径/ 选播算法）1.8 第八章(P498)8.12 ( SISD/SIMD 算法)1.9 第九章(P562)9.18 ( SISD/多功能部件/SIMD/MIMD 算法)（注：每章可选1-2 个主要知识点，每个知识点可只选 1 题。
有下划线者为推荐的主要知识点。
）word 文档 下载后可自由复制编辑2 例 , 习题2.1 第一章 (P33)例 1.1,p10假设将某系统的某一部件的处理速度加快到 10倍 ,但该部件的原处理时间仅为整个运行时间的40%，则采用加快措施后能使整个系统的性能提高多少？解：由题意可知： Fe=0.4, Se=10，根据 Amdahl 定律S n To T n1 (1Fe )S n 1 10.6 0.4100.64 Fe Se 1.56word 文档 下载后可自由复制编辑例 1.2,p10采用哪种实现技术来求浮点数平方根 FPSQR 的操作对系统的性能影响较大。
计算机组织与结构知到章节测试答案智慧树2023年最新河北师范大学第一章测试1.运算器的主要功能是执行（）。
参考答案:算术运算和逻辑运算2.冯·诺依曼结构计算机中数据采用二进制编码表示，其主要原因是（）。
参考答案:便于用逻辑门电路实现算术运算;制造两个稳态的物理器件较容易;二进制的运算规则简单3.下列软件中，不属于系统软件的是（）。
参考答案:C语言源程序4.MIPS描述（）。
参考答案:计算机的整数运算速度5.下列选项中，能缩短程序执行时间的是（）。
<br>Ⅰ提高CPU的时钟频率Ⅱ优化数据通路结构Ⅲ对程序进行编译优化参考答案:Ⅰ、Ⅱ和Ⅲ第二章测试1.88H可表示成多种形式，以下选项中错误的表示是（）。
参考答案:8位二进制数-8的补码2.某计算机以两个字节存储短整数，若某短整数在内存中的机器码为FFFFH，则此短整数的真值不可能是（）。
参考答案:13.十进制-61的8位二进制原码是（）。
参考答案:101111014.当运算结果的最高位为1时，标志位（）。
参考答案:SF=15.若x=103, y=-25,则下列表达式采用8位定点补码运算实现时，会发生溢出的是（）。
参考答案:x-y6.整数x的机器数为1101 1000，分别对x进行逻辑右移1位和算术右移1位操作，得到的机器数分别为（）。
参考答案:0110 1100、1110 11007.下列有关浮点数加减运算的叙述中，正确的是（）。
<br>①对阶操作不会引起阶码上溢或下溢②右规和尾数舍入都可能引起阶码上溢<br>③左规时可能引起阶码下溢④尾数溢出时结果不一定溢出参考答案:①、②、③、④8.浮点数进行左规时，（）。
参考答案:尾数左移1位，阶码加-19.某机字长32位，其中1位表示符号位。
若用定点小数移码表示，则最大数为（）。
参考答案:(2^31-1) /2^3110.float 型数据通常用IEEE754单精度浮点数格式表示。
习题1．给出以下概念的解释说明。
指令周期（Instruction Cycle）机器周期（Machine Cycle）同步系统（Synchronous system）时序信号（Timing signal）控制单元（Control Unit, CU）执行部件（Execute Unit，EU）组合逻辑元件（Combinational logic element）或操作元件（Operate element）时序逻辑元件（Sequential logic circuit）或状态元件（State element）多路选择器（Multiplexor）扩展器（Extension unit）“零”扩展（0- extend）“符号”扩展（Sign extend）算术逻辑部件ALU（Arithmetic Logic Unit）加法器（Adder）CPU总线（CPU Bus）寄存器堆（Register file）定时方式（Clocking methodology）边沿触发（Edge-triggered）寄存器写信号（Register Write）指令存储器（Instruction Memory）数据存储器（Data Memory）程序计数器（Program Counter）指令寄存器（Instruction Register）指令译码器（Instruction Decoder）时钟周期（Clock Cycle）主频（CPU Clock Rate / Frequency转移目标地址（Branch target address）控制信号（Control signal）微程序控制器（Microprogrammed control）硬布线控制器（Hardwared control）控制存储器（Control Storage，控存CS）微代码（Microcode）微指令（Microinstruction）微程序（Microprogram）固件（Firmware）中断过程（Interrupt Processing）异常（Exception）故障（fault）自陷(Trap) 终止（Abort）中断（Interrupt）中断服务程序（Interrupt Handler）中断允许位（Interrupt Enable Bit）关中断（Interrupt OFF）开中断（Interrupt ON）中断响应（Interrupt Response）向量中断（Vector Interrupt）中断向量（Interrupt vector）中断向量表（Interrupt vector table）向量地址（vector Address）中断类型号（Interrupt number）2. 简单回答下列问题。
（1）CPU的基本组成和基本功能各是什么？（2）取指令部件的功能是什么？（3）控制器的功能是什么？（4）为什么对存储器按异步方式进行读写时需要WMFC信号？按同步方式访问存储器时，CPU如何实现存储器读写？（5）单周期处理器的CPI是多少？时钟周期如何确定？为什么单周期处理器的性能差？元件在一个指令周期内能否被重复使用？为什么？（6）多周期处理器的设计思想是什么？每条指令的CPI是否相同？为什么在一个指令周期内某个元件可被重复使用？（7）单周期处理器和多周期处理器的控制逻辑设计的差别是什么？（8）硬布线控制器和微程序控制器的特点各是什么？（9）为什么CISC大多用微程序控制器实现，RISC大多用硬布线控制器实现？（10）水平型微指令和垂直型微指令的基本概念和优缺点是什么？（11）CPU检测内部异常和外部中断的方法有什么不同？3. 在书中图6.9中，假定总线传输延迟和ALU运算时间分别是20ps和200ps，寄存器建立时间为10ps，寄存器保持时间为5ps，寄存器的锁存延迟（Clk-to-Q time）为4ps，控制信号的生成延迟（Clk-to-signal time）为7ps，三态门接通时间为3ps，则从当前时钟到达开始算起，完成以下操作的最短时间是多少？各需要几个时钟周期？（1）将数据从一个寄存器传送到另一个寄存器（2）将程序计数器PC加1所示。
(a) 当前周期内不执行ALU 运算(b) 当前周期内执行ALU 运算图6.10 单总线数据通路中主要路径的定时参考答案：Clk-to-Sig接通三态 门时间 总线传输ALU 时延 建立时保持 时间ClkRi Z int 0 t 1 t 2t 3t 4 t 5Clk-to-Q寄存器输出开始有效接通三态 门时间 总线传输建立时保持 时间Ri out Rj int 0 t 1 t 2 t 3 t 4 寄存器输出开始有效 ClkClk-to-QClk-to-Sig（1）寄存器的锁存延迟与控制信号的生成延迟的时间重叠，且Clk-to-signal time> Clk-to-Q time，所以完成寄存器传送的时间延迟为：7+3+20+10=40ps。
因为在这个过程中，只要最后保存一次信息到寄存器，所以只需要一个时钟周期。
（2）分两个阶段：PC+1→Z：7+3+20+200+10=240ps；Z→PC：7+3+20+10==40ps寄存器保持时间用来作为时间约束。
因为在这个过程中，需要经过两次总线传输，每次都将传输信息保存在某个寄存器中，所以需要两个时钟周期。
4. 右图6.30给出了某CPU内部结构的一部分，MAR和MDR直接连到存储器总线（图中省略）。
在两个总线之间的所有数据传送都需经过算术逻辑部件ALU。
ALU可实现的部分功能及其控制信号如下：MOVa：F=A；MOVb：F=B；a+1：F=A+1；b+1：F=B+1a-1：F=A-1；b-1：F=B-1其中A和B是ALU的输入，F是ALU的输出。
假定JSR（转子指令）指令占两个字，第一个字是操作码，第二个字给出子程序的起始地址，返回地址保存在主存的栈中，用SP（栈指示器）指向栈顶，按字编址，每次从主存读取一个字。
请写出读取并执行JSR指令所要求的控制信号序列（提示：当前指令地址在PC中）。
参考答案：假定采用同步方式（若为异步，则只需在read和Write后加一个等待信号WMFC）分三个阶段：1. 取指令操作码：PCout, MOVb, MARinRead, b+1, PCinMDRout, MOVb, IRin2. 取子程序首址：PCout, MOVb, MARinRead, b+1, Yin (返回地址在Y中)MDRout, MOVb,PCin(子程序首址在PC中)3. 保存返址至栈：SPout, MOVb, MARin图30Yout, MOVb, MDRinWrite, SPout, b-1, SPin(注：若按最长的存储访问时间作为CPU时钟周期，则上述每个阶段都需三个时钟周期)能否用更少的时钟周期完成上述功能？不能！以下是另一种方式）1. 取指令操作码：PCout, MOVb, MARinRead, b+1, YinMDRout, MOVb, IRin2. 取子程序首址：Yout, MOVb, MARinRead, a+1, Yin （用b+1也行）MDRout, MOVb, PCin3. 保存返址至栈：SPout, MOVb, MARinYout, MOVb, MDRinWrite, SPout, b-1, Spin5. 假定某计算机字长16位，CPU内部结构如书中图6.9所示，CPU和存储器之间采用同步方式通信，按字编址。
采用定长指令字格式，指令由两个字组成，第一个字指明操作码和寻址方式，第二个字包含立即数Imm16。
若一次存储访问所花时间为2个CPU时钟周期，每次存储访问存取一个字，取指令阶段第二次访存将Imm16取到MDR中，请写出下列指令在指令执行阶段的控制信号序列，并说明需要几个时钟周期。
（1）将立即数Imm16加到寄存器R1中，此时，Imm16为立即操作数。
即：R[R1]←R[R1]+ Imm16（2）将地址为Imm16的存储单元的内容加到寄存器R1中，此时，Imm16为直接地址。
即：R[R1]←R[R1]+ M[Imm16]（3）将存储单元Imm16的内容作为地址所指的存储单元的内容加到寄存器R1中。
此时，Imm16为间接地址。
即：R[R1]←R[R1]+ M[M[Imm16]] 参考答案：（1）MDRout, YinR1out, add, ZinZout, R1in需3个时钟周期（2）MDRout, MARinRead1,（R1out, Yin也可以放在该控制信号所在的时钟周期中）Read2, R1out, YinMDRout, add, ZinZout, R1in需5个时钟周期（3）MDRout, MARinRead1Read2MDRout, MARinRead1,（R1out, Yin）Read2, R1out, YinMDRout, add, ZinZout, R1in需8个时钟周期6. 假定图6.24单周期数据通路对应的控制逻辑发生错误，使得在任何情况下控制信号RegWr、RegDst、Branch、MemWr、ExtOp、R-type总是为0，则哪些指令不能正确执行？为什么？参考答案：总是0 总是1RegWr 则所有需写结果到寄存器的指令不需写结果到寄存器的指令可7. 假定图6.24单周期数据通路对应的控制逻辑发生错误，使得在任何情况下控制信号RegWr、RegDst、Branch、MemWr、ExtOp、R-type总是为1，则哪些指令不能正确执行？为什么？参考答案：见第6题的表格.8. 在MIPS指令集中需要增加一条swap指令，可以使用软件方式用若干条已有指令来实现伪指令，也可以通过改动硬件来实现。
（1）写出用伪指令方式实现“swap $rs, $rt”时的指令序列（2）假定用硬件实现时会使一条指令的执行时间增加10%，则swap指令在程序中占多大的比例才值得用硬件方式来实现？参考答案：（1）swap指令可用以下三条指令实现。
xor $rs, $rs, $rtxor $rt, $rs, $rtxor $rs, $rs, $rt（若使用额外寄存器$rtemp，则$rtemp内容会被破坏，所以伪指令一般不能用额外寄存器）add $rtemp, $rs, $zeroadd $rs, $rt, $zeroadd $rt, $rtemp, $zero（若使用加减法,，可能溢出。
如使用无符号数加减法addu,subu也可以）add $rs, $rs, $rtsub $rt, $rs, $rtadd $rs, $rs, $rt（2）假定该指令占x%，其他指令占(1-x)%则用硬件实现该指令时, 程序执行时间为原来的1.1*(x+1-x) =1.1 倍用软件实现该指令时，程序执行时间为原来的3x+1-x =（2x+1）倍当1.1 < 2x+1 时，硬件实现才有意义由此可知，x > 5%9. 假定图6.33多周期数据通路对应的控制逻辑发生错误，使得在任何情况下控制信号PCWr、IRWr、RegWr、BrWr、PCSource、MemWr、MemtoReg、PCWrCond、R-type总是为0，则哪些指令不能正确执行？为什么？参考答案：若PCWr=0，则所有指令都不正确，因为无法更新PC若IRWr=0，则所有指令都不能正确执行，因为IR中不能写入指令若RegWr=0，则所有需要写结果到寄存器的指令（如：R-Type指令、load指令等）都不能正确执行，因为寄存器不发生写操作若BrWr=0，则Branch指令不能正确执行，因为投机计算的分支地址无法送入寄存器若PCSource=00，则除j之外的其他指令都不能正确得到下条指令地址若MemWr=0，则Store指令不能正确执行，因为存储器不能写入数据若MemtoReg=0，则所有Load指令执行错误，因为寄存器写入的是ALU输出若PCWrCond=0，则Branch指令不能正确执行，因为不能写入转移目标地址到PC若R-type=0，则所有R-type指令的执行可能出错10. 假定P.185图6.32多周期数据通路对应的控制逻辑发生错误，使得在任何情况下控制信号PCWr、IRWr、RegWr、BrWr、PCSource、MemWr、MemtoReg、PCWrCond、R-type总是为1，则哪些指令不能正确执行？为什么？参考答案：若PCWr=1，则程序执行顺序失控，因为每个时钟都会更新PC若IRWr=1，则所有指令都可能不能正确执行，因为写入IR的可能不是当前指令若RegWr=1，则所有不需写结果到寄存器的指令（如：sw、beq等）都不能正确执行若BrWr=1，则Branch指令不能正确执行，因为运算阶段的ALU输出也会放入寄存器，成为错误的分支转移目标地址。
