JK触发器实现7进制计数器

数字电路习题第一章一、填空题（每题2分，共42分）1. （374.51）10=( ) 8421BCD2. 二进制数（1011.1001）2转换为八进制数为（ ），转换为十六进制数为（ ）。

3. 24218421)(00111000010110=）（4. 108421)(11010110100=）（5. 将（459）10编成（ ）8421BCD6. 108421)(00111000010110=）（7. 54218421)(1010010100=）（8. (1011101) 2=( )10=( )89. （201）10 =（ ）2 = （ ）1610. (65.25) 10=( )2=( )811. 210)()25.276(=12. 余3码10001000对应的2421码为（ ）。

13. 810)()25.76(=14. （11110.11）2=( )10=( )815. 八进制（273）8中，它的第三位数2 的位权为（ ）。

16. 十进制数254.75的二进制编码（ ），十六进制编码 ( )。

17. (1100011.011 )2=( )8 = ( )1618. （26.125）10=（ ）16=（ ）8421BCD19. (365) 10=( )2 =( )1620. (BE) 16=( )10=( )221. 210)()75.436(=第二章一、填空题（每题2分，共62分）1. 异或门如果当作非门使用，应当让其中一个输入端固定接（ ）。

2. 逻辑函数式F=AB+AC 的对偶式为（ ）。

3. 三态门电路的输出有（ ）、（ ）和（ ）3种状态。

4. TTL 与非门多余的输入端应（ ）TTL 或非门多余的输入端应（）。

5. TTL 与门多余的输入端应（ ）TTL 或门多余的输入端应（ ）。

6. 逻辑函数 F=BC B A +⋅的最小项之和表达式为（ ）。

7. Y=（A+B+C ）A B C 对偶式为Y /=（ ）。

J-K触发器实现十六进制计数器摘要：计数器是一种广泛应用的时序逻辑器件，它的主要作用是对脉冲进行计数计数器具有多种分类方法。

本论文为由J-K触发器实现十六进制计数器，主要介绍JK触发器的功能、计数器的构成及由Multisim仿真实现。

关键词：计数器J-K触发器 Multisim仿真一、相关理论知识及应用背景触发器是数字电路的一种基本部件，是构成各种时许逻辑电路的基本部件。

1. 理论知识1.1 触发器图1（a）所示是主从触发器的逻辑图，它由两个可控触发器串联组成分别称为主触发器和从触发器。

FF1称为主触发器，FF2称为从触发器，时钟脉冲先使主触发器翻转，而后使从触发器翻转，这就是“主从型”的由来。

此外还有一个非门将两个触发器联系起来。

触发器的状态用从触发器的状态表示，和是信号输入端，它们分别与和构成与逻辑关系，成为主触发器的S1端和R1端，即：（a）逻辑图（b）逻辑符号图1 主从型触发器触发器的逻辑功能分析如下：工作时，假定在直接复0端施加负脉冲，使,,时钟脉冲CP作用在端，当时，，的状态不变，而，的状态随着变化，即的初值为0，而为1。

（1），设时钟脉冲到来之前（）触发器的初始状态为0，这时主触发器的，，当时钟脉冲到来后（），主触发器翻转为1态。

当CP从1下跳为0时，非门输出为1，由于这时从触发器的,，它也翻转为1态，主、从触发器状态一致。

反之，设触发器的初始状态为1，可以同时分析，主、从触发器都翻转为0态。

可见触发器在的情况下,来一个时钟脉冲,就使它翻转一次，即。

这表明，在这种情况下，触发器具有计数功能。

（2），设触发器的初始状态为0，当时，由于主触发器的，，它的状态保持不变。

当CP下跳时，由于从触发器的，，也保持原态不变，如果初始状态为1，,亦如此。

（3），设触发器的初始状态为零，当时，由于主触发器的，，它翻转为1态。

当CP下跳时，由于从触发器的，，也翻转为1态。

如果初始状态为1，当时由于主触发器的，，它保持原态不变；当CP下跳时，由于从触发器的，，也保持原态不变。

实验3.8JK触发器一、实验目的：1. 熟悉JK触发器的功能和触发方式，了解异步置位和异步复位的功能。

2. 掌握用示波器观察触发器输出波形。

3. 了解触发器之间的转换，并检验其逻辑功能。

二、实验准备：触发器具有记忆功能，它是数字电路中用来存贮二进制数字信号的单元电路。

触发器的输出不但取决于它的输入，而且还与它原来的状态有关。

触发器接收信号之前的状态叫初态，用nQ表示；触发器接收信号之后的状态叫次态，用n1Q表示。

为了从根本上解决电平直接控制问题，人们在同步触发器的基础上设计了主从RS触发器。

但主从R S触发器中R、S之间仍存在约束的缺点，为了克服它，人们又设计出主从JK触发器。

图3.8.1为主从JK触发器74LS76的内部电路图；在看出，JK 触发器具有异步置位端D S 和异步复位端D R 。

表3.8.1： 无论CP 处于高电平还是低电平，都可以通过在D S 或D R 端加入低电平将触发器置1或置0。

JK 触发器的特征方程为：n n n Q K Q J Q +=+1................................................................3.8.1三、计算机仿真实验内容：1. 异步置位PR (即D S )及异步复位CLR (即D R )功能的测试：(1). 从电子仿真软件Multisim7基本界面左侧左列真实元件工具条的“TTL ”元件库中调出JK 触发器74LS76D ；从“Basic ”元件库中调出单刀双掷开关SPDT 两只；从“Source ”元件库中调出电源Vcc 和地线，将它们放置在电子平台上。

(2). 从电子仿真软件Multisim7基本界面左侧右列虚拟元件工具条的指示元件列表中选取红(1X )、蓝(2X )两种颜色指示灯各一盏，将它们放置在电子平台上。

(3). 将所有元件连成仿真电路如图3.8.3所示。

图3.8.3(4). 打开仿真开关，按表3.8.2分别按A 键或B 键，观察1X 、2X 的变化情况，并填好表3.8.2。

边沿jk触发器可实现的逻辑功能
边沿JK触发器是一种时钟触发器，可以实现以下逻辑功能：
1. 计数器：通过连接多个边沿JK触发器来实现一个二进制计
数器，每个触发器的输出都可以作为下一个触发器的时钟输入。

2. 模2计数器：通过将J和K输入设置为1或0，可以将边沿JK触发器配置为模2计数器，即每次触发时计数器加一，当
达到最大值后返回到0。

3. 频率分频器：通过将J和K输入设置为适当的值，可以将
边沿JK触发器配置为频率分频器，将输入时钟频率分频为较
低的输出频率。

4. 数据存储器：通过将J和K输入分别连接到逻辑高和逻辑低，可以将边沿JK触发器配置为数据存储器，即当触发器收
到时钟信号时，保持当前状态，不进行任何改变。

5. 时序逻辑电路：通过适当地配置边沿JK触发器的输入，可
以实现各种复杂的时序逻辑电路，如计数器、多路选择器、移位寄存器等。

实验七集成计数器一、实验目的1．熟悉集成计数器的逻辑功能和各控制端作用。

2．掌握计数器使用方法。

二、实验原理中规模集成电路计数器的应用十分普及。

然而，定型产品的种类是很有限的。

常用的多为十进制、二进制、十六进制几种。

因此必须学会用已有的计数器芯片构成其它任意进制计数器的方法。

本实验采用中规模集成电路计数器74LS93芯片，它的集成单元是二进制计数器，它是由四个主从JK触发器和附加电路组成的，最长计数周期是16，适当改变外引线，可以构成不同长度的计数周期。

74LS93逻辑图外引线排列如图所示。

如果使用该计数器的最大长度（四位二进制），可将B IN 输入同A IN输出连接，由A IN输入计数脉冲。

接电平显示置零/计数功能表三、实验仪器和器件1．实验仪器（1）DZX-2B 型电子学综合实验装置 1台 （2）双踪四迹示波器（YB4320A 型） 2．器件（1）74LS00 （二输入端四与非门） （2）74LS20 （四输入端二与非门） （5）74LS93 （异步二进制计数器） 四、实验内容1．集成计数器74LS93功能测试。

1 2 3 4 5 6 774LS93引脚排列1Hz 方波接逻辑电平图7-1二—十六进制计数器接电平显示表6-12．用集成计数器74LS93构成计数周期为6、10、7、9、14、15的二进制计数器。

表7-21Hz 方波接电平显示 图7-2二—六进制计数器表7-31Hz 方波接电平显示 图7-3二—十进制计数器1Hz 方波接电平显示 图7-4二—七进制计数器1Hz 方波接电平显示 图7-5二—九进制计数器冲或 1Hz 波接电平显示 图7-6二—十四进制计数器表7-7五、实验报告要求1．自行设计实验电路和实验表格，记录、整理实验数据； 参见图7-1~图7-2和表7-1~表7-2。

2．集成计数器74LS93是同步还是异步计数器？是加法还是减法计数器？ 集成计数器74LS93是异步加法计数器。

自我检查题5.1 时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有何不同？5.2 画出图T5.2所示电路的状态和时序图，并简述其功能。

5.3 试用边沿JK触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。

5.4 画出用时钟脉冲上升沿触发的边沿D触发器组成的4位二进制异步加法计数器和减法计数器的逻辑电路图。

5.5 试画出用两片74161构成的24进制计数器的电路连线图。

5.6 试画出用两片4位双向移位寄存器74LS194组成的8位双向移位寄存器的连线图。

5.7 指出下列各种触发器中哪些可以用来构成移位寄存器和计数器，哪些不能，凡能者在（）内打√，不能者打×。

(1)基本RS触发器（）（2）同步RS触发器（）（3）同步D 锁存器（）（4）边沿D触发器（）（5）边沿JK触发器（）5.8 RAM和ROM在电路结构和工作原理上有何不同？思考题与习题题5.1 时序电路如图P5.1所示，起始状态=001，画出电路的时序图。

题5.2 画出P5.2所示电路的状态图题5.3 画出图P5.3所示电路的状态图和时序图。

题5.4 试画出图P5.4（a）电路中B、C端波形。

输入端A、CP波形如图P5.5(b）所示，触发器起始状态均为零。

题5.5 画出图P5.5所示电路的状态图，若令=1，试问电路计数顺序将如何变化？题5.6 试问图P5.6所示电路的计数长度N是多少？能自启动吗？题5.7 画出图P5.7所示电路的状态图和时序图？题5.8 试用下降沿触发的边沿JK触发器设计一个同步时序电路，其要求如图P5.8所示题5.9 试用上升沿触发的边沿D触发器和与非门设计一个同步时序电路，要求如图P5.9所示题5.10 设计一个脉冲序列发生器，使之在一系列CP信号作用下，其输出端能周期性的输出00101101的脉冲序列。

题5.11 设计一个步进电机用的三相六状态脉冲分配器。

如果用1表示线圈导通，用0表示线圈截止，则三个线圈ABC的状态转换图应如图P5.11所示。

jk触发器的工作原理及工作过程
jk触发器是一种常用的数字电子元件，常用于时序逻辑电路中。

它是由两个互补的触发器（J触发器和K触发器）组成的。

J触发器和K触发器都是基本的触发器类型，它们都有一个时
钟输入、一个置位输入和一个复位输入，并且都能够存储一个比特的状态。

触发器的输出又会作为自身输入的一部分。

在JK触发器中，J输入和K输入分别代表两个互补的输入。

当时钟信号上升沿到达时，JK触发器的内部电路会依据如下
的规则工作：
如果J和K都为0，那么JK触发器的输出将保持不变；
如果J为1，K为0，那么JK触发器的输出将被置为1；
如果J为0，K为1，那么JK触发器的输出将被置为0；
如果J和K都为1，那么JK触发器的输出将被反转（即从1
变为0，或者从0变为1）。

在JK触发器的工作过程中，有一个重要的概念叫做“边沿触发”。

这意味着JK触发器只会根据时钟信号的上升沿来改变
输出状态。

当时钟信号的下降沿到达时，输入不会对输出产生任何影响。

通过组合多个JK触发器，可以构建出更复杂的时序逻辑电路，如计数器等。

由于JK触发器的输出会依赖于上一个触发器的
输出，因此可以将多个JK触发器串联起来，每一个触发器的
输出作为下一个触发器的输入，从而实现时序逻辑功能。

总之，JK触发器是一种常见的数字电子元件，其工作原理基于J和K输入的组合，依据时钟信号的上升沿触发，通过组合多个JK触发器可以构建出更复杂的时序逻辑电路。

电子技术_北京交通大学中国大学mooc课后章节答案期末考试题库2023年1.在如图所示的JK触发器中，【图片】端的功能是异步（）。

【图片】参考答案:置“0”2.整流滤波电路如图所示，变压器副边电压有效值U21= U22=30V，若输出电压UO= 36V，则说明此时电路出现的状况是( )。

【图片】参考答案:电路元件均正常3.整流电路如图所示，已知输出电压平均值UO=18V，则变压器副边电压有效值【图片】应为( )。

【图片】参考答案:20V4.4位左移移位寄存器要并行输出四位输入数码需要（）个移位脉冲。

参考答案:45.请选择合适的与非门实现逻辑函数【图片】，试判断逻辑电路图的对错。

【图片】参考答案:正确6.已知逻辑图和输入A，B，C的波形如图所示，试判断输出F波形（图中红色波形）的对错。

【图片】【图片】参考答案:正确7.工作在反向击穿区的稳压二极管具有( )作用。

参考答案:稳定电压8.二极管电路如题图所示，设二极管为理想二极管，已知u1=-3V，u2=0V，则输出电压uo为( )。

【图片】参考答案:-3V9.整流电路如图所示，变压器副边电压有效值【图片】为10 V，则输出电压的平均值【图片】是（）。

【图片】参考答案:4.5 V10.单相桥式整流电路如图1所示，变压器副边电压【图片】的波形如图2所示，设四个二极管均为理想元件，则二极管D1两端的电压【图片】的波形为图3中（）。

【图片】参考答案:(d)11.如图所示共发射极放大电路中出现饱和失真，应采取以下（）措施可消除失真。

【图片】参考答案:增大RB或减小UCC12.TTL三态门电路如图所示。

写出输出F与输入A、B的表达式为（）。

【图片】参考答案:C=1，C=0，13.下列四个数中最大的数是（）。

参考答案:(178)1014.对于如图所示的波形，A、B为输入，F为输出，其反映的逻辑关系是（）。

【图片】参考答案:异或关系15.电路如图所示，D为硅二极管，根据所给出的电路参数判断该管为( )。

触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。

A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。

A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。

A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。

A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q n+1)。

A、B、C、D、(7)下列触发器中没有约束条件的是。

A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。

A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。

A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。

A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。

A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。

（）(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。

（）（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。

(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。

(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。

(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。

四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。

(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。