当前位置：文档之家 › 双端口存储器原理实验报告

双端口存储器原理实验报告

  • 格式：doc
  • 大小：177.00 KB
  • 文档页数：14

双端口存储器原理实验报告一、实验内容、方法和步骤1.接线IAR_BUS 接 GND，ALU_BUS 接 GND，RS_BUS 接GND，禁止中断地址寄存器、运算器、多端口寄存器堆 RF 向数据总线 DBUS 送数据。

AR1_INC 接GND，M3 接 VCC，使地址寄存器 AR1 和 AR2 从数据总线 DBUS 取得地址数据。

信号IAR_BUSALU_BUSRS_BUSAR1_INC M3开关GND GND GND GND VC C信号LDIRSW_BUSLDAR2LDAR1 CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0 2.置 DP = 1，DB = 0，DZ = 0，使实验台处于单拍状态。

工作模式开关=“脱机”合上电源。

按复位按钮 CLR#，使实验系统处于初始状态。

置 DP = 1，DB = 0，DZ = 0，使实验台处于单拍状态。

工作模式开关=“脱机”合上电源。

按复位按钮 CLR#，使实验系统处于初始状态。

（1）写地址寄存器 AR1=00信号SW7~0 LDIRSW_BUSLDAR2LDAR1 CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状 态 / 00H 0 1 0 1 0 0 0 值 按一次 QD ，将 00H 写入 AR1。

（2）向存储器 00H 地址写数 00H 信 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 号 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 00H 0 1 0 0 0 0 1 值 按一次 QD ，将 00H 写入存储器 00H 地址。

（3）写地址寄存器 AR1=10 信号 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 10H 0 1 0 1 0 0 0 值按一次 QD ，将 10H 写入 AR1。

（4）向存储器 10H 地址写数 10H 信 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 号 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 10H 0 1 0 0 0 0 1 值 按一次 QD ，将 10H 写入存储器 10H 地址。

（5）写地址寄存器 AR1=20 信号 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 20H 0 10 1 0 0 0 值 按一次 QD ，将 10H 写入 AR1。

（6）向存储器 20H 地址写数 20H 信 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 号 开关 K6 K5 K4 K3 K2 K1 K0 状态/ 20H 0 1 0 0 0 0 1 值 按一次 QD ，将 20H 写入存储器 20H 地址。

（7）写地址寄存器 AR1=30 信号 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 30H 0 10 1 0 0 0 值 按一次 QD ，将 30H 写入 AR1。

（8）向存储器 30H 地址写数 30H 信 SW7~0 LDIR SW_B US LDAR 2 LDAR 1 CER LRW CEL 号 开关 K6 K5 K4 K3 K2 K1 K0 状 态 / 30H 0 1 0 0 0 0 1 值 按一次 QD ，将 30H 写入存储器 30H 地址。

（9）写地址寄存器AR1=40信号 SW7~0LDI R SW_BUS LDA R2 LDA R1 CER LRW CEL 开关 40H K6 K5 K4 K3 K2 K1 K0状态/值40H 0 1 0 0 0 0 1 按一次 QD，将 40H 写入 AR1（10）向存储器 40H 地址写数 40H信号SW7~0LDIRSW_BUSLDAR2LDAR1 CER LRW CEL开关40HK6 K5 K4 K3 K2 K1 K0状态/值30H 0 1 0 0 0 0 1 按一次 QD，将 30H 写入存储器 40H 地址。

二、实验结果（1）分别读出 00H、10H、20H、30H、40H 地址中的数据。

1.写地址寄存器 AR1=00信号SW0~7LDIRSW_BUSLDAR2LDAR1CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值00H 0 1 0 1 0 0 0 按一次 QD，将 00H 写入 AR1。

2.读出存储器 00H 地址中的数据。

信号SW0~7LDIRSW_BUSLDAR2LDAR1CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值00H 0 0 0 0 0 1 1按一次 QD，将读出存储器 00H 地址中数据到数据总线,数据总线指示灯显示 00H。

3.写地址寄存器 AR1=10信号SW0~7LDIRSW_BUSLDAR2LDAR1CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值10H 0 1 0 1 0 0 0按一次 QD，将 10H 写入 AR1。

4.读出存储器 10H 地址中的数据。

信号SW0~7LDIRSW_BUSLDAR2LDAR1CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值10H 0 0 0 0 0 1 1按一次 QD，将读出存储器 10H 地址中的数据到数据总线,数据总线指示灯显示 10H。

依照上面步骤，先写入地址寄存器，再读出存储器中的数据，可依次读出存储器 20H、30H、40H 地址中的数据。

数据总线指示灯分别显示为20H、30H、40H。

（2）读出存储器的数据，并写IR1.写地址寄存器AR2=00H信号SW0~7LDIRSW_BUSLDAR2LDAR1CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值00H 0 1 1 0 0 0 0 按一次 QD，将 00H 写入 AR2。

2.读出存储器 00H 地址中的数据，并写入IR。

信号SW0~7LDIRSW_BUSLDAR2LDAR1CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态00H 1 0 0 0 0 1 1值指令总线指示灯显示00H。

依照1）2）步骤,先写入地址寄存器,在读出存储器中的数据。

可分别读出存储器10H、20H、30H、40H地址中的数据并写入到IR寄存器。

IR总线指示灯分别显示10H、20H、30H、40H。

(3)双端口存储器的并行读写1.写地址寄存器AR1信号SW0~7LDIRSW_BUSLDAR2LDAR1CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值38H 0 1 0 1 0 0 0 按一次 QD，将 38H 写入 AR1。

2.写地址寄存器AR2信SW0LDI SW_LDA LDA CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值38H 0 1 1 0 0 0 0 按一次 QD，将 38H 写入 AR2。

2).右端口写,右端口读同一地址,CEL禁止端口不冲突。

信号SW0~7LDIRSW_BUSLDAR2LDAR1CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值38H 0 1 0 1 0 0 0此时为一个端口工作,不冲突。

“BUSYL”、“BUSYR”指示灯不亮。

3).左端口写,右端口读同一地址,CEL禁止端口不冲突。

信SW0LDI SW_LDA LDA CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值38H 0 0 0 0 1 0 0 改变CEL,使左端口有效。

信号SW0~7LDIRSW_BUSLDAR2LDAR1CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值38H 0 0 0 0 1 0 1此时为左端口,右端口同一地址,左端口冲突。

“BUSYL”指示灯亮。

改变CEL=0禁止,不冲突“BUSYL”指示灯变灭。

4). 右端口禁止,左端口写,不冲突信号SW0~7LDIRSW_BUSLDAR2LDAR1CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值38H 0 0 0 0 1 0 0此时为一个端口工作,不冲突。

“BUSYL”、“BUSYR”指示灯不亮。

改变CER允许,使左端口写,右端口读同一地址,右端口冲突。

信号SW0~7LDIRSW_BUSLDAR2LDAR1CER LRW CEL开关K6 K5 K4 K3 K2 K1 K0状态值38H 0 0 0 0 1 1 1此时为左端口,右端口同一地址,右端口冲突。

“BUSYR”指示灯亮。

改变CER=0禁止,不冲突“BUSYR”指示灯变灭。

左右端口读写同一地址时,后使能的端口冲突,指示灯亮。

对存储器的写操作无效。

合集下载

双端口存储器实验报告

双端口存储器实验报告

双端口存储器实验报告实验目的：1.了解双端口存储器的结构和工作原理。

2.掌握Verilog HDL语言的基本应用。

3.掌握ModelSim软件的使用方法。

实验内容：双端口存储器是指具有两个读写口的存储器，它可以通过一个端口写入数据，同时通过另一个端口读出数据，常用于数字信号处理、图像处理等领域。

本实验将通过Verilog HDL语言编写程序，使用ModelSim软件进行仿真验证，实现一个简单的双端口存储器。

具体实验内容如下：2.编写Verilog HDL程序实现简单的双端口存储器。

在程序中，定义数据存储器、读写使能信号、读写数据等变量，并利用always语句实现对数据的读写操作。

3.使用ModelSim软件进行仿真验证。

在ModelSim中创建项目，导入设计文件和仿真波形文件，进行波形仿真，验证程序的正确性。

实验步骤：双端口存储器是指具有两个读写口的存储器，其中一个读写口用于读写存储器内部的数据，另一个用于与外部系统交换数据。

在双端口存储器的结构中，存储器数据的读写可以同时进行，而无需互斥。

在读数据端口和写数据端口的操作中，存在两个读写控制信号，一个是读写使能信号，用于控制读写操作是否有效；另一个是写使能信号，用于控制数据写入操作的触发。

2.编写Verilog HDL程序实现简单的双端口存储器。

module dual_port_memory (input clk,input [3:0] addr1,input [3:0] addr2,input [7:0] data_in,input rd_en1,input rd_en2,input wr_en,output [7:0] data_out1,output [7:0] data_out2);reg [7:0] mem[0:15]; // 定义存储器数组// 读写操作always @(posedge clk) beginif (wr_en) // 写操作mem[addr1] <= data_in;else if (rd_en1) // 读操作1data_out1 <= mem[addr1];else if (rd_en2) // 读操作2data_out2 <= mem[addr2];endendmodule在程序中定义了一个16位的存储器数组mem。

双端口寄存器的设计与实验

双端口寄存器的设计与实验

双端口寄存器的设计与实验设计与实验：双端口寄存器双端口寄存器是一种特殊的寄存器设计，可以同时提供两个独立的数据输入和输出端口，从而实现高效的数据交换和传输。

在本文中，我们将探讨双端口寄存器的设计原理及其在实验中的应用。

一、双端口寄存器的设计原理双端口寄存器的设计原理主要基于以下两点：1. 双端口访问：双端口寄存器可以同时进行读取和写入操作。

其中，一个端口用于读取数据，另一个端口用于写入数据。

这样，不同的模块或设备可以同时从寄存器中读取和写入数据，提高了数据的传输效率。

2. 端口独立：双端口寄存器的两个端口是完全独立的，它们之间互不干扰。

即使一个端口在读取数据的同时，另一个端口也可以同时向寄存器写入数据。

这种独立性能够确保数据的准确性和稳定性。

基于以上原理，双端口寄存器的设计可以采用以下步骤：1. 确定输入和输出端口数量：根据具体需求，确定所需的输入和输出端口的数量。

常见的情况是一个读取端口和一个写入端口，但也可以根据实际需要增加更多的端口。

2. 确定数据位宽度和时钟频率：确定每个端口的数据位宽度以及时钟频率，这将决定寄存器的数据处理能力和传输速度。

3. 设计时序逻辑：根据设计需求，设计时序逻辑以确保数据的正确读取和写入。

时序逻辑可以采用状态机、计数器等方式实现，以保证数据的同步和稳定性。

4. 进行验证和测试：在设计完成后，进行验证和测试，确保双端口寄存器在实际应用中的正确性和可靠性。

二、双端口寄存器的实验应用双端口寄存器在实验中有各种各样的应用。

下面将介绍其中两个常见的应用场景。

1. 数据缓冲器双端口寄存器可以作为数据缓冲器使用，用于缓存和传输数据。

在实际应用中，如果一个模块或设备需要读取数据，而另一个模块或设备正在写入数据，可以使用双端口寄存器作为缓冲区，将正在写入的数据存储在一个端口，并从另一个端口读取数据。

这样可以确保数据的连续传输，避免了数据传输中的阻塞和延迟。

2. 状态同步器双端口寄存器还可以作为状态同步器使用，用于实现不同模块或设备之间的状态同步。

实验4：双端口存储器实验 ----独立方式

实验4：双端口存储器实验 ----独立方式

河北环境工程学院
《计算机组成原理》实验报告
作者：
系（部）：
专业班级：
学号：
成绩：__________________
评阅教师：__________________
年月日
一、实验目的
1、了解双端口静态存储器IDT7132的工作特性及其使用方法；
2、了解半导体存储器怎样存储和读取数据；
3、了解双端口存储器怎样并行读写；
4、熟悉LK-TEC-9模型计算机存储器部分的数据通路；
二、预习内容
1.掌握双端口存储器的使用方法
2. 掌握TEC-8模型计算机存储器的部分的数据通路
三、实验环境及主要器件
1．TEC-8实验系统 1台
2. 逻辑测试笔 1支
3. 双踪示波器 1台
4. 逻辑测试笔 1支
四、实验内容
1、从存储器地址10H开始，通过左端口连续向双端口RAM中写入3个数：85H，60H，38H。

在写的过程中，在右端口检测写的数据是否正确。

2、从存储器地址10H开始，连续从双端口RAM的左端口和右端口同时读出存储器的内容。

五、实验步骤
六、实验结果分析与讨论。

计算机组成原理实验说明

计算机组成原理实验说明

实验一运算器组成实验一、实验目的1.熟悉双端口通用寄存器堆（组）的读写操作。

2.熟悉简单运算器的数据传送通路。

3.验证运算器74LS181的算术逻辑功能。

4.按给定数据，完成指定的算术、逻辑运算。

二、实验原理上图是本实验所用的运算器数据通路图。

参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。

RF由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。

双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选取从A端口（左端口）读出的通用寄存器。

而WR1、WR0用于选择写入的通用寄存器。

LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。

RF的A、B端口分别与操作数暂存器DR1、DR2相连：另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF 中的数据可以直接通过B端口送到DBUS上。

DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。

DR1接ALU 的A输入端口，DR2接ALU的B端口。

ALU由两片74LS181构成，ALU的输出通过一个三态门(74LS244)发送到数据总线DBUS上。

图中尾巴上带粗短线标记的信号都是控制信号，其中S3，S2，Sl，S0，M，Cn#，LDDR2，LDDRl， ALU-BUS#，SW-BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0等是电位信号，用电平开关K0—Kl5来模拟。

T2、T3是脉冲信号，印制板上已连接到实验台的时序电路上。

#为低电平有效。

K0—K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。

实验中进行单拍操作，每次只产生一组Tl，T2，T3，T4脉冲，需将实验台上的DP，DB开关进行正确设置。