计算机组成原理双端口存储器实验报告

计算机组成原理实验报告实验名称双端口存储器实验专业软件工程学院计算机与软件学院姓名徐振兴班级（2）学号20111344069 指导老师任勇军实验日期2013.5.24 得分一、实验类别原理性+分析性二、实验目的⑵了解双端口静态存储器IDT7132的工作特性及其使用方法；⑵了解半导体存储器怎样存储和读取数据；⑶了解双端口存储器怎样并行读写；⑷熟悉TEC-8模型计算机中存储器部分的数据通路。

三、实验设备⑴TEC-8 实验系统1台⑵双踪示波器1台⑵直流万用表1块⑷逻辑测试笔（在TEC-8 实验台上） 1 支四、实验电路双端口RAM 电路由1 片IDT7132 及少许附加电路组成，存放程序和数据。

IDT7132 有2 个端口，一个称为左端口，一个称为右端口。

2 个端口各有独立的存储器地址线、数据线和3 个读、写控制信号： CE#、R/W#和OE#，可以同时对器件内部的同一存储体同时进行读、写。

IDT7132 容量为2048 字节，TEC-8 实验系统只使用64 字节。

在TEC-8 实验系统中，左端口配置成读、写端口，用于程序的初始装入操作，从存储器中取数到数据总线DBUS，将数据总线DBUS 上的数写入存储器。

当信号MEMW 为1 时，在T2 为1 时，将数据总线DBUS 上的数D7～D0 写入AR7～AR0 指定的存储单元；当MBUS 信号为1 时，AR7～AR0 指定的存储单元的数送数据总线DBUS。

右端口设置成只读方式，从PC7～PC0 指定的存储单元读出指令INS7～INS0，送往指令寄存器IR。

程序计数器PC 由2 片GAL22V10（U53 和U54）组成。

向双端口RAM 的右端口提供存储器地址。

当复位信号CLR#为0 时，程序计数器复位，PC7～PC0 为00H。

当信号LPC 为1 时，在T3 的上升沿，将数据总线DBUS 上的数D7～D0 写入PC。

当信号PCINC 为1 时，在T3 的上升沿，完成PC 加1。

双端口存储器实验报告实验目的：1.了解双端口存储器的结构和工作原理。

2.掌握Verilog HDL语言的基本应用。

3.掌握ModelSim软件的使用方法。

实验内容：双端口存储器是指具有两个读写口的存储器，它可以通过一个端口写入数据，同时通过另一个端口读出数据，常用于数字信号处理、图像处理等领域。

本实验将通过Verilog HDL语言编写程序，使用ModelSim软件进行仿真验证，实现一个简单的双端口存储器。

具体实验内容如下：2.编写Verilog HDL程序实现简单的双端口存储器。

在程序中，定义数据存储器、读写使能信号、读写数据等变量，并利用always语句实现对数据的读写操作。

3.使用ModelSim软件进行仿真验证。

在ModelSim中创建项目，导入设计文件和仿真波形文件，进行波形仿真，验证程序的正确性。

实验步骤：双端口存储器是指具有两个读写口的存储器，其中一个读写口用于读写存储器内部的数据，另一个用于与外部系统交换数据。

在双端口存储器的结构中，存储器数据的读写可以同时进行，而无需互斥。

在读数据端口和写数据端口的操作中，存在两个读写控制信号，一个是读写使能信号，用于控制读写操作是否有效；另一个是写使能信号，用于控制数据写入操作的触发。

2.编写Verilog HDL程序实现简单的双端口存储器。

module dual_port_memory (input clk,input [3:0] addr1,input [3:0] addr2,input [7:0] data_in,input rd_en1,input rd_en2,input wr_en,output [7:0] data_out1,output [7:0] data_out2);reg [7:0] mem[0:15]; // 定义存储器数组// 读写操作always @(posedge clk) beginif (wr_en) // 写操作mem[addr1] <= data_in;else if (rd_en1) // 读操作1data_out1 <= mem[addr1];else if (rd_en2) // 读操作2data_out2 <= mem[addr2];endendmodule在程序中定义了一个16位的存储器数组mem。

河北环境工程学院
《计算机组成原理》实验报告
作者：
系（部）：
专业班级：
学号：
成绩：__________________
评阅教师：__________________
年月日
一、实验目的
1、了解双端口静态存储器IDT7132的工作特性及其使用方法；
2、了解半导体存储器怎样存储和读取数据；
3、了解双端口存储器怎样并行读写；
4、熟悉LK-TEC-9模型计算机存储器部分的数据通路；
二、预习内容
1.掌握双端口存储器的使用方法
2. 掌握TEC-8模型计算机存储器的部分的数据通路
三、实验环境及主要器件
1．TEC-8实验系统 1台
2. 逻辑测试笔 1支
3. 双踪示波器 1台
4. 逻辑测试笔 1支
四、实验内容
1、从存储器地址10H开始，通过左端口连续向双端口RAM中写入3个数：85H，60H，38H。

在写的过程中，在右端口检测写的数据是否正确。

2、从存储器地址10H开始，连续从双端口RAM的左端口和右端口同时读出存储器的内容。

五、实验步骤
六、实验结果分析与讨论。

双端口存储器原理实验
组员：方睿翔111500922
李家成071808114
一、实验目的
1．了解双端口静态存储器IDT7132的工作特性及其使用方法； 2．了解半导体存储器怎样存储和读取数据；
3．了解双端口存储器怎样并行读写；
4. 熟悉TEC-8模型计算机存储器部分的数据通路。

二、实验原理图
三、实验记录表：
SD为数据开关的值，AR、DBUS、 PC、 INS为指示灯的值（QD按下后的值）。

注：SBUS，MBUS不能同时为1，MEMW为存储器写信号，应最后拨成1，最先拨成0；
四、实验心得体会
此次实验考察了对存储器的数据存储与读取。

一开始采用先存储后自增存储器地址的方式，步骤较为复杂。

之后改为同时存储数据并自增存储器地址，为了实时查看数据就必须错开AR与PC的地址。

为了在读存储器时不写入数据，需要将MEMW置0.。

实验一运算器组成实验一、实验目的1.熟悉双端口通用寄存器堆（组）的读写操作。

2.熟悉简单运算器的数据传送通路。

3.验证运算器74LS181的算术逻辑功能。

4.按给定数据，完成指定的算术、逻辑运算。

二、实验原理上图是本实验所用的运算器数据通路图。

参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。

RF由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。

双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选取从A端口（左端口）读出的通用寄存器。

而WR1、WR0用于选择写入的通用寄存器。

LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。

RF的A、B端口分别与操作数暂存器DR1、DR2相连：另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF 中的数据可以直接通过B端口送到DBUS上。

DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。

DR1接ALU 的A输入端口，DR2接ALU的B端口。

ALU由两片74LS181构成，ALU的输出通过一个三态门(74LS244)发送到数据总线DBUS上。

图中尾巴上带粗短线标记的信号都是控制信号，其中S3，S2，Sl，S0，M，Cn#，LDDR2，LDDRl， ALU-BUS#，SW-BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0等是电位信号，用电平开关K0—Kl5来模拟。

T2、T3是脉冲信号，印制板上已连接到实验台的时序电路上。

#为低电平有效。

K0—K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。

实验中进行单拍操作，每次只产生一组Tl，T2，T3，T4脉冲，需将实验台上的DP，DB开关进行正确设置。

数据通路组成实验一、实验目的（１）将双端口通用寄存器组和双端口存储器模块联机；（２）进一步熟悉计算机的数据通路；（３）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；（４）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。

二、实验电路图９．１４示出了数据通路实验电路图，它是将前面进行的双端口存储器实验模块和一个双端口通用寄存器组模块连接在一起形成的，存储器的指令端口不参与本次实验，通用寄存器组连接运算器模块，本实验涉及其中的操作数寄存器ＤＲ２。

由于ＲＡＭ是三态门输出，因而可以将ＲＡＭ连接到数据总线ＢＵＳ上。

此外，ＢＵＳ上还连接着双端口通用寄存器组。

这样，写入ＲＡＭ的数据可由通用寄存器提供，而从ＲＡＭ读出的数据也可送到通用寄存器保存。

ＲＡＭ和ＤＲ２在前面的实验中使用过。

对于通用寄存器组ＲＦ，它由一个在系统可编程（In System Programable）芯片ｉｓｐＬＳＩ１０１６固化了通用寄存器组的功能而成，其功能与双端口寄存器组ＭＣ１４５８０相类似，内含四个８位的通用寄存器，带有一个输入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。

输入端口取名为ＷＲ端口，连接一个８位的缓冲寄存器ＥＲ（已集成在ｉｓｐＬＳＩ１０１６芯片中），输出端口取名为ＲＳ端口、ＲＤ端口，分别连接运算器模块的两个操作数寄存器ＤＲ１、ＤＲ２，其中，连接ＤＲ１的ＲＳ端口还可通过一个８位的三态门ＲＳＯ直接向ＢＵＳ输出。

双端口通用寄存器组模块的控制信号中，ＲＳ１、ＲＳ０用于选择从ＲＳ端口读出的通用寄存器，ＲＤ１、ＲＤ０用于选择从ＲＤ端口读出的通用寄存器，上述选择信号在Ｔ１脉冲的上升沿到来时生效。

而ＷＲ１、ＷＲ０则用于选择从ＷＲ端口写入的通用寄存器。

ＷＲＤ是写入控制信号，ＷＲＤ＝１时，在Ｔ２上升沿的时刻，从ＥＲ写入数据；ＷＲＤ＝０时，ＥＲ中的数据不写入通用寄存器中。

ＬＤＥＲ信号控制ＥＲ从ＢＵＳ写入数据，ＲＳ－ＢＵＳ信号则控制ＲＳ端口到ＢＵＳ的输出三态门。

Guangzhou Colle-ge of South China University of Technology 计算机组成原理课程实验报告9.5数据通路实验姓名：曾国江______________________学号：____________________________系别：计算机工程学院班级：网络工程1班指导老师：_________________________完成时间：_________________________评语：得分:一、实验类型本实验类型为验证型+分析型+设计型二、实验目的1•进一步熟悉计算机的数据通路2.将双端口通用寄存器堆和双端口存储器模块连接，构成新的数据通路.3.掌握数字逻辑电路中的一般规律，以及排除故障的一般原则和方法.4.锻炼分析问题和解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障•三、实验设备1、TEC-5实验系统一台2、双踪示波器一台3、逻辑测试笔一支、实验电路DBUS7DBUSO 左端口> 1JWK273) H3F2HTQCn*4Al JU <181CnN戍蜩口通用寄"器那RFCispLSI10165-一耐'12ARM —T2 —-双堵口存储器IDT7132数据通路实验电路图如图9.7 所示。

它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。

存储器的指令端口（右端口）不参与本次实验。

通用寄存器堆连接运算器模块，本次实验涉及其中的DRl 。

由于双端口存储器是三态输出，因而可以直接连接到DBUS 上。

此外，DBUS 还连接着通用寄存器堆。

这样，写入存储器的数据由通用寄存器提供，从RAM 中读出的数据也可以放到通用寄存器堆中保存。

本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。

注意实验中的控制信号与模拟它们的开关K0~K15 的连接。

五、实验任务1、将实验电路与控制台的有关信号进行连接。

计算机组成原理存储器实验报告一、实验目的本次实验的目的是通过实际操作，了解存储器的组成和工作原理，掌握存储器的读写操作。

二、实验原理存储器是计算机中的重要组成部分，用于存储程序和数据。

存储器按照存储介质的不同可以分为内存和外存，按照存储方式的不同可以分为随机存储器（RAM）和只读存储器（ROM）等。

本次实验使用的是随机存储器，随机存储器是一种易失性存储器，数据在断电后会丢失。

随机存储器按照存储单元的位数可以分为8位、16位、32位等，按照存储单元的数量可以分为256×8、512×16、1024×32等。

随机存储器的读写操作是通过地址线和数据线来实现的。

读操作时，CPU将要读取的地址通过地址线发送给存储器，存储器将该地址对应的数据通过数据线返回给CPU。

写操作时，CPU将要写入的数据通过数据线发送给存储器，存储器将该数据写入到对应的地址中。

三、实验器材1. 存储器芯片：AT24C022. 单片机：STC89C523. 电源、示波器、万用表等四、实验步骤1. 连接电路将AT24C02存储器芯片和STC89C52单片机按照电路图连接好，连接好电源和示波器等设备。

2. 编写程序编写程序，实现对AT24C02存储器的读写操作。

程序中需要设置存储器的地址和数据，以及读写操作的指令。

3. 烧录程序将编写好的程序通过编程器烧录到STC89C52单片机中。

4. 运行程序将电源接通，运行程序，观察示波器上的信号波形，检查读写操作是否正确。

五、实验结果经过实验，我们成功地实现了对AT24C02存储器的读写操作。

通过示波器观察到了地址线和数据线的信号波形，证明了程序的正确性。

六、实验总结通过本次实验，我们深入了解了存储器的组成和工作原理，掌握了存储器的读写操作。

同时，我们也学会了如何编写程序并将程序烧录到单片机中。

这些知识对于我们深入学习计算机组成原理和嵌入式系统开发都具有重要的意义。

双端口存储器原理实验心得
在计算机中，存储器是至关重要的系统组件之一。

双端口存储器是具有两个独立访问
口的存储器，它可以同时支持两个不同的操作。

这种存储器常常用于多处理器系统、缓存
存储器以及通信系统中。

在本次实验中，我深入研究了双端口存储器的工作原理，并对实
验过程中遇到的问题和心得做了总结。

首先，本次实验我使用了仿真软件进行测试，验证了双端口存储器的读写功能。

此外，我了解了双端口存储器的结构和工作原理。

在实验中，存储器有两个独立的读写端口，每
个端口都有自己的控制信号。

其中一个端口作为主控制端口，用于接受控制信号，读写数据。

而另一个端口则是辅助端口，用于接受读写数据的请求并返回结果。

因此，这种存储
器具有高度的灵活性和可用性，可以同时执行多个读写命令。

在实验过程中，我发现了一些重要的问题。

首先，由于双端口存储器需要处理并行读
写请求，因此必须仔细计划时序，以确保所有请求都能被正确执行。

其次，为保证存储器
的正确性和稳定性，需要正确地选择存储器的时序和信号传递规则。

最后，为了避免并发
读写时的数据冲突，需要使用合适的数据交换策略，使读写请求可以相互协调。

总的来说，这次实验让我更深入地了解了双端口存储器的工作原理以及如何正确使用它。

通过这次实验，我不仅学会了使用仿真软件模拟实现双端口存储器，还学会了如何处
理并发读写请求，正确选择时序和信号传递规则，并且更好地理解了访问数据存储器的方
式和机制。

双端口存储器实验步骤一、实验目的双端口存储器是一种非常重要的存储器类型，本实验旨在通过实际操作了解双端口存储器的工作原理和应用。

二、实验原理双端口存储器是指具有两个独立的数据输入/输出端口的存储器。

其中一个端口可以用于读取和写入数据，而另一个端口只能用于读取数据。

双端口存储器通常用于需要高速并发访问的应用中，例如视频处理、音频处理等。

三、实验设备1. FPGA开发板2. Quartus II软件3. 双端口RAM芯片四、实验步骤1. 设计电路图首先，需要使用Quartus II软件设计电路图。

在电路图中添加一个双端口RAM模块，并将其连接到FPGA开发板上。

确保电路图正确无误，并生成可编程文件。

2. 编写Verilog代码接下来，需要编写Verilog代码来控制RAM模块的读写操作。

代码需要包括以下内容：- 地址信号：用于指定要访问的内存地址。

- 数据信号：用于传输要写入或读取的数据。

- 读/写信号：用于指定当前操作是读还是写。

- 时钟信号：用于同步各个模块之间的操作。

3. 烧录可编程文件将生成的可编程文件烧录到FPGA开发板上，确保烧录成功。

4. 进行测试使用示波器等测试工具，对RAM模块进行读写测试。

确保数据能够正常读取和写入，并且能够在不同端口之间进行并发访问。

五、实验注意事项1. 在设计电路图和编写代码时，需要仔细阅读芯片的数据手册，并按照要求正确配置各个信号。

2. 在进行测试时，需要注意时钟信号的频率和稳定性，以确保数据传输的准确性。

3. 如果出现问题，应该及时检查电路图、代码和硬件连接，并进行排查。

计算机组成原理存储器实验报告一、实验目的本实验旨在通过实践了解存储器的基本原理和实现方式，掌握存储器的读写操作。

二、实验原理存储器是计算机中用于存储数据和程序的设备，其按照不同的存取方式可分为随机存储器（RAM）和只读存储器（ROM）。

其中RAM是一种易失性存储器，其存储的数据会随着电源关闭而丢失；而ROM则是一种非易失性存储器，其存储的数据在电源关闭后仍能保持不变。

本实验使用的是一个8位RAM，其具有256个存储单元，每个存储单元可以存储8位数据。

RAM可以进行读写操作，读操作是将存储单元中的数据读取到CPU中，写操作是将CPU中的数据写入到存储单元中。

存储单元的地址是由地址线来控制的，本实验中使用的是8位地址线，因此可以寻址256个存储单元。

三、实验仪器本实验使用的主要仪器有：存储器板、八位开关、八位数码管、八位LED灯、地址选择开关和地址计数器等。

四、实验过程1. 准备工作：将存储器板与开发板进行连接，并将八位开关、八位数码管、八位LED灯、地址选择开关和地址计数器等连接到存储器板上。

2. 设置地址：使用地址选择开关来设置需要读写的存储单元的地址。

3. 写操作：将需要存储的数据通过八位开关输入到CPU中，然后将CPU中的数据通过写信号写入到存储单元中。

4. 读操作：将需要读取的存储单元的地址通过地址选择开关设置好，然后通过读信号将存储单元中的数据读取到CPU中。

5. 显示操作：使用八位数码管或八位LED灯来显示读取到的数据或写入的数据。

6. 重复上述操作，进行多次读写操作，观察存储器的读写效果和数据变化情况。

五、实验结果通过本次实验，我们成功地进行了存储器的读写操作，并观察到了存储器中数据的变化情况。

在实验过程中，我们发现存储器的读写速度非常快，可以满足计算机的高速运算需求。

同时，存储器的容量也非常大，可以存储大量的数据和程序，为计算机提供了强大的计算和存储能力。

六、实验总结本次实验通过实践掌握了存储器的基本原理和实现方式，了解了存储器的读写操作。

实验二双端口存储器原理实验实验目的：1.了解双端口存储器的工作原理；2.了解双端口存储器的读写时序；3.掌握双端口存储器的控制方式。

实验器材：1.双端口RAM芯片；2.数字逻辑实验箱；3.示波器。

实验原理：双端口存储器是一种具有两个访问端口的存储器，其中一个端口用于读数据，另一个端口用于写数据。

两个端口可以同时进行读写操作，且可以独立操作，互不干扰。

双端口存储器广泛应用于多核处理器、高速路由器、交换机等领域，其性能优越，能提供更高的并行处理能力。

双端口存储器的读写时序如下：1.读操作时序：1)使能端CE1置低，选中读数据的端口；2)地址信号输入地址端口AD1；3)等待一段时间，取数据端口的读数据。

2.写操作时序：1)使能端CE2置低，选中写数据的端口；2)地址信号输入地址端口AD2；3)数据输入数据端口D；4)等待一段时间，完成写操作。

实验步骤：1.连接双端口RAM芯片到数字逻辑实验箱上，确保电路连接正确；2.连接示波器到仪表箱，用于监测信号波形；3.按照双端口存储器的读写时序，设置实验箱上的信号发生器；4.编写控制代码，控制实验箱上的信号发生器模拟读写操作；5.观察示波器上的波形，验证读写操作的正确性；6.分析实验结果，总结双端口存储器的工作原理和性能。

实验注意事项：1.操作实验箱时要小心谨慎，防止损坏实验箱和芯片；2.实验过程中需要观察示波器上的波形，确保信号发生器的设置正确；3.根据实验目的和步骤设定实验结果的收集和分析方式；4.实验后及时关闭实验箱和示波器，保持实验室整洁。

实验结果与分析：根据实验步骤设置好实验箱上的信号发生器，并编写相应的控制代码后，进行实验。

通过示波器监测到的信号波形可以验证读写操作的正确性。

实验结果的收集和分析主要包括以下内容：1.读操作时序的验证：通过示波器观察到CE1端信号在读操作开始时置低，地址信号AD1输入正确，数据端口读数据正确。

2.写操作时序的验证：通过示波器观察到CE2端信号在写操作开始时置低，地址信号AD2输入正确，数据端口D输入正确。

计算机组成原理存储器实验报告
实验名称：计算机组成原理存储器实验
实验目的：通过实验验证存储器的基本原理，掌握存储器的基本操作方法。

实验原理：
计算机系统中的存储器是计算机系统中最基本的组成部分之一，也是最重要的组成部分之一。

存储器主要是用来储存计算机程序和数据的，计算机在执行程序时需要从存储器中读取指令和数据，将结果写回存储器中。

根据存储器的类型，存储器可以分为RAM和ROM两种类型。

RAM（Random Access Memory）是一种随机读写存储器，它能够随机存取任意地址的数据。

RAM又分为静态RAM（SRAM）和动态RAM （DRAM）两种类型。

其中，静态RAM（SRAM）是使用闪存电路实现的，其速度快、性能优异，但成本相对较高；而动态RAM（DRAM）是使用电容储存信息的，价格相对较低，但性能相对较差。

ROM（Read Only Memory）是只读存储器，它不能被随意修改，只能被读取。

ROM主要用来存储程序中需要固化的数据和指令，如BIOS和系统引导程序等。

实验步骤：
1. 打开计算机，将存储器连接到计算机主板上的插槽上。

2. 打开计算机并进入BIOS设置。

3. 在BIOS设置中进行存储器检测。

4. 在操作系统中查看存储器容量。

实验结果：
本次实验中，存储器检测结果显示正常，存储器容量为8GB，符合预期。

实验总结：
本次实验通过了解存储器的基本原理和操作方法，掌握了存储器
的检测和使用方法。

同时也深入了解了计算机系统中存储器的重要性和种类。

对于今后的计算机学习和使用将具有重要的帮助作用。

实验1 通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。

2.了解通用寄存器的构成和运用。

二、实验要求掌握通用寄存器R3~R0的读写操作。

三、实验原理实验中所用的通用寄存器数据通路如下图所示。

由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。

图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。

RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。

DRCK信号为寄存器组打入脉冲，上升沿有效。

准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。

图2-3-3 通用寄存器数据通路四、实验内容1.实验连线2.寄存器的读写操作①目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表。

通用寄存器“手动／搭接”目的编码②通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：③源通路当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表。

通用寄存器“手动／搭接”源编码④通用寄存器的读出五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。

实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式，验证运算功能发生器及进位控制的组合功能。

二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运用。

三、实验原理实验中所用的运算器数据通路如图2-3-1所示。

ALU运算器由CPLD描述。

运算器的输出FUN经过74LS245三态门与数据总线相连，运算源寄存器A和暂存器B的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。

三、接线1.固定接线RS_BUS#接+5V，禁止寄存器堆RF向DBUS送数。

IAR_BUS#接+5V，禁止中断地址寄存器IAR向DBUS送数。

ALU_BUS接GND，禁止运算器ALU向DBUS输出数据。

AR1_INC接GND，禁止地址寄存器进行AR1+1→AR1操作。

M3接+5V，使地址寄存器AR2从DBUS取得地址数据。

2.其他控制信号线SW_BUS#接K0；CEL接K1；LRW接K2；CER、LDIR接K3；LDAR1接K4；LDAR2接K5。

四、设置功能开关1.先置开关DB=0，DZ=0，DP=1，使系统处于单拍状态（每按一次QD按钮，顺序产生T1、T2、T3、T4各一个脉冲）2.先将IR/DBUS开关拨到DBUS位置；3.先将AR1/AR2开关拨到AR1位置；五．实验操作演示1.使用左端口，向某一存储单元写入数据。

（以向地址06H单元写入数据80H为例）1)将地址06H写入AR1a)置SW_BUS#（K0）=0；CEL#（K1）=1。

b)按下实验台上电源开关，接通电源。

c)按下复位按钮CLR#（使实验系统处于初始状态）。

d)置开关SW7~SW0为00000110B，此数据加至DBUS（数据指示灯显示00000110B）。

e)置LDAR1=1（k4）；LDAR2（K5）=0。

按QD按钮（产生T4），则将DBUS的数据打入AR1，加至左端口的地址线上。

此时左端口地址指示灯显示00000110B。

2)将数据80H写入a)先后置LRW（K2）=0（写操作）；CEL#（K1）=0；（片选有效）LDAR1（K4）=0；SW_BUS#（K0）=0；b)置开关SW7~SW0为10000000B（80H），按QD按钮（产生T3），则将DBUS的数据（10000000B）写入06H单元。

2.使用左端口，从某一存储单元读数据。

（以读地址06H单元为例）1)将地址06H写入AR1（步骤同上）2)读数据a)先后置sw_bus#（K0）=1；（使sw7~sw0与dbus断开）Lrw（K2）=1（读操作）；Cel#（K1）=0；（片选有效）；Ldar1（K4）=0；b)按qd按钮（产生T3），读出的数据送至dbus，dbus的数据指示灯显示10000000B。

计算机组成原理课程实验报告9.4双端口存储器实验姓名：曾国江学号：系别：计算机工程学院班级：网络工程1班指导老师：完成时间：评语：得分：一、实验目的（1）了解双端口静态随机存储器IDT7132的工作特性及使用方法。

（2）了解半导体存储器怎样存储和读出数据。

（3）了解双端口存储器怎样并行读写，产生冲突的情况如何。

二、实验电路图9.6示出了双端口存储器的实验电路图。

这里使用了一片IDT7132（U36）(2048×8位)，两个端口的地址输入A8—A10引脚接地，因此实际使用存储容量为256字节。

左端口的数据部分连接数据总线DBUS7—DBUS0，右端口的数据部分连接指令总线INS7—INS0。

存储器IDT7132有6个控制引脚：CEL#、LRW、OEL#、CER#、RRW、OER#。

CEL#、LRW、OEL#控制左端口读、写操作，CER#、RRW、OER#控制右端口读、写操作。

CEL#为左端口选择引脚，低有效。

当CEL# =1 时，禁止左端口读、写操作；当CEL# =0 时，允许左端口读、写操作。

当LRW为高时，左端口进行读操作；当LRW为低时，左端口进行写操作。

当OEL#为低时，将左端口读出的数据放到数据总线DBUS上；当OEL#为高时，禁止左端口读出的数据放到数据总线DBUS上。

CER#、RRW、OER#控制右端口读、写操作的方式与CEL#、LRW、OER#控制左端口读、写操作的方式类似，不过右端口读出的数据放到指令总线上而不是数据总线上。

实验台上的OEL#由LRW经反相产生。

当CEL#=0且LRW=1时，左端口进行读操作，同时将读出的数据放到数据总线DBUS上。

当CER#=0且LRW=0时，在T3的上升沿开始进行写操作，将数据总线上的数据写入存储器。

实验台上已连接T3到时序发生器的T3输出。

实验台上OER#已固定接地，RRW固定接高电平，CER#由CER反相产生，因此当CER=1且LDIR=1时,右端口读出的指令在T4的上升沿打入IR 寄存器。