《数字逻辑设计及应用实验》考核题
A卷：
用555定时器NE555、电阻R1=3KΩ、R2=3KΩ、电容C=0.1μF构成多谐振荡电路，
（1）用双踪示波器观察电容UC、输出UO的波形，并画出来；
（2）读出输出UO的幅值和周期T。
B卷：
用DAC0832、运算放大器μA741构成8位D/A转换器，当输入数字量
D7D6D5D4D3D2D1D0=10000000时，用万用表测量D/A转换器的输出模拟电压值。
XFERXFERXFERDGNDRfbUREFIout1Iout2VCCD0D1D2D3AGNDD7D6D5D4ILE2WR1WRCSXFERDAC083223674+-UA741输出模拟量Vss=+12VD7~D0输入8位数码，接逻辑开关K;-vss=-12V15RP=10KVCC=+5VC卷：
（1）用74LS161和74LS00构成10进制加法计数器，要求输出8421BCD码；
（2）用译码显示器74LS48、7段共阴数码管构成一位数码显示电路，利用上述计数器输出的8421BCD码驱动显示电路，观察数码管显示数字。
D卷：
（1）用74LS138、74LS20实现逻辑函数ABCCBACBACBACBAF),,(，并列出真值表；
（2）用74LS151实现逻辑函数)7,6,2,1,0(),,(mCBAF，并列出真值表。
E卷：
（1）用74LS112、74LS04构成D触发器，并列出真值表；
（2）用74LS74、74LS00构成JK触发器，并列出真值表。
第四章 习题答案
1.设计4个寄存器堆。
解：
寄存器组DMUXWR数据输入DRMUX数据输出译码器地址
2. 设计具有4个寄存器的队列。
解：
64位移位寄存器64位移位寄存器64位移位寄存器64位移位寄存器64×4数据存储阵列输入缓冲器输入数据I0I1I2I3输出缓冲器O0O1O2O3输出数据输入控制逻辑输出控制逻辑标志寄存器和控制器输入就绪移入输出就绪移出
3．设计具有4个寄存器的堆栈
解：可用具有左移、右移的移位寄存器构成堆栈。
栈顶SR1SR2SR3：：输入数据输出数据模n计数器压入弹出（右移）（左移）向高加向低减组合电路上溢下溢：：
4．SRAM、DRAM的区别
解：DRAM表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。DRAM拥有更高的密度，常常用于PC中的主存储器。
SRAM是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM要快。SRAM常常用于高速缓冲存储器，因为它有更高的速率；
5. 为什么DRAM采用行选通和列选通
解：DRAM存储器读/写周期时，在行选通信号RAS有效下输入行地址，在列选通信号CAS有效下输入列地址。如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。由于DRAM需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。每当一个行地址信号RAS有效选中某一行时，该行的所有存储体单元进行刷新。
第1章数字逻辑概论
目的与要求：
了解本门课程的基本内容；
了解数字电路的特点及应用、分类及学习方法；
掌握二、八、十、十六进制的表示方法及相互转换；
知道8421BCD码、余三码、格雷码的意义及表示方法。
重点与难点：
重点：数制与码制的表示方法；
难点：二、八、十六进制的转换。
1.1 数字电路和数字信号
1.1.1数字信号与模似信号
模拟信号 — 幅度随时间连续变化，主要用于传输或处理模拟信号的电路，如：电压、功率放大等
数字信号 — 断续变化（离散变化），时间上离散幅值上整量化，多采用0、1二种数值组成又称二进制信号。
举例P1图1.1.1。
数字电路 — 处理、传输、存储、控制、加工、算运算、逻辑运算、数字信号的电路。
如测电机转速：电机-光电转换-整形-门控-计数器-译码器-显示
1.1.2 数字电路的分类
微电子技术的迅猛发展导致了数字电路的飞速发展。
1、 按电路类型分类
2、 按集成度分类
3、 按半导体的导电类型分类
1.1.3数字电路的优点
1、 易集成化。 两个状态“0”和“1”，对元件精度要求低。
2、 抗干扰能力强，可靠性高。 信号易辨别不易受噪声干扰。
3、便于长期存贮。 软盘、硬盘、光盘。 4、通用性强，成本低，系列多。
（国际标准）TTL系例数字电路、门阵列、可编程逻辑器件。
5、保密性好。 容易进行加密处理。
1.1.4 脉冲波形的主要参数
在数字电路中，加工和处理的都是脉冲波形，而应用最多的是矩形脉冲。
图1.1.2 脉冲波形的参数
1．脉冲幅度 。 脉冲电压波形变化的最大值，单位为伏（V）。
2．脉冲上升时间。 脉冲波形从0.1Um上升到0.9Um所需的时间。
3．脉冲下降时间 。脉冲波形从0.9Um下降到0.1Um所需的时间。
脉冲上升时间tr 和下降时间tf 越短，越接近于理想的短形脉冲。单位为秒（s）、毫秒（ms）、微秒（ us）、纳秒（ns）。
百度文库 - 让每个人平等地提升自我
1 第4章习题及解答
用门电路设计一个4线—2线二进制优先编码器。编码器输入为3210AAAA，3A优先级最高，0A优先级最低，输入信号低电平有效。输出为10YY，反码输出。电路要求加一G输出端，以指示最低优先级信号0A输入有效。
题 解：根据题意，可列出真值表，求表达式，画出电路图。其真值表、表达式和电路图如图题解所示。由真值表可知3210GAAAA。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0
1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0000000000000000000000000010100011111010110000103A2A1A0A1Y0YG真值表≥1&1Y3A2A1&&1A0Y&1G0A00 01 11 100010001111000000001101113A2A1A0A03231YAAAA00 01 11 100000001111000100001110003A2A1A0A132YAA(b) 求输出表达式(c) 编码器电路图图 题解4.1
试用3线—8线译码器74138扩展为5线—32线译码器。译码器74138逻辑符号如图（a）所示。
题 解：5线—32线译码器电路如图题解所示。 百度文库 - 让每个人平等地提升自我
2 &&&&11EN01234567BIN/OCTENY0&G1G2AG2B42101234567BIN/OCTEN&G1G2AG2B42101234567BIN/OCTEN&G1G2AG2B42101234567BIN/OCTEN&G1G2AG2B421A0A1A2A3A4Y7Y8Y15Y16Y23Y24Y31图 题解4.3
