用与非门设计一个四变量表决电路【精品推荐】

基于multisim的四人表决电路设计
四人表决电路可以采用一种基于门电路的实现方式。

下面是一个基于Multisim 的四人表决电路设计：
1.首先，需要确定基本的表决规则。

例如，四人表决可以采用多数原则，即当有至少三人同意时，表决结果为通过，否则为不通过。

2.根据表决规则，设计逻辑电路。

在Multisim中，可以使用AND门和OR门实现逻辑电路。

3.将四个选项输入到电路中，并使用开关表示每个人的决策。

4.将四个开关的输出连接到AND门的输入端。

如果有至少三个开关被打开，则AND门的输出为高电平，表示表决通过。

5.将AND门的输出连接到OR门的输入端。

这样，OR门的输出就会受到所有选项的影响。

6.使用LED或其他输出设备来显示表决结果。

7.进行仿真测试以确保电路正常工作。

8.进行实际电路的组装并测试。

此电路仅供参考，实际应用中还需要根据具体情况进行修改和优化。

实验二组合逻辑电路分析与测试一、实验目的1．掌握组合逻辑电路的分析方法。

2．验证半加器和全加器电路的逻辑功能。

3．了解两个二进制数求和运算的规律。

4．学会数字电子线路故障检测的一般方法。

二、实验原理1．分析逻辑电路的方法：根据逻辑电路图---写出逻辑表达式---化简逻辑表达式（公式法、卡诺图法）---画出逻辑真值表---分析得出逻辑电路解决的实际问题（逻辑功能）。

2．实验线路（1）用与非门组成的半加器，如图4-4-1所示。

图4-4-1（2）用异或门组成的半加器，如图4-4-2所示。

（3）用与非门、与或非门和异或门组成的全加器，如图4-4-３所示：3．集成块管脚排列图见附录三、实验仪器及器材１．数字实验箱 ２．集成块74LS00３．集成块74LS54 ４．集成块74LS86５．万用表 6．＋5V 直流电源图四、实验内容及步骤１．检查所用集成块的好坏。

２．测试用与非门组成的半加器的逻辑功能。

（1）按图4-4-1接线，先写出其逻辑表达式，然后将输入端A 、B 接在实验箱逻辑控制开关插孔，X 1、X 2、X 3、S n 、C n 分别接在电平显示插孔接好线后，进行测试。

（2）改变输入端A 、B 的逻辑状态，观察各点相应的逻辑状态，将结果填入表4-4-1中，测试完毕，切断电源，分析输出端逻辑状态是否正确。

表4-4-1３．测试用异或门和与非门组成的半加器的逻辑功能（1）按图4-4-2接线，将输入端A 、B 分别接在逻辑控制开关插孔，C n 、S n 分别接在电平显示插孔，接好线后进行测试。

（2）改变输入端A n 、B n 的逻辑状态，观察S n 和C n 的显示状态，并将测试结果填入表4-4-2中，并分析结果正确与否。

若输出有误，分析其原因并查找故障点。

４．测试用与非门、与或非门组成的全加器的逻辑功能。

（1）按图4-4-3接线，输入端A n 、B n 、C n-1分别接逻辑控制开关插孔, S n 、C n 分别接电平显示插孔，接好线后进行测试。

D如果两个逻辑式相等，则它们的对偶式不一定相等。
3、以下说法错误的是 。
A 全体最小项之和为1。
B 任意两个不相同的最小项之积为0。
C 全部最大项之积为0。
D 任意两个不相同的最大项之和为0。
4、逻辑函数与⊙⊙之间的逻辑关系是( )。
ห้องสมุดไป่ตู้
A
BC
D 没有逻辑关系
7、在下列逻辑电路中，属于时序逻辑电路的是
A 数据选择器 B 译码器
A．2 B．6 C．7 D．8 E．10
27．一个8选一数据选择器的数据输入端有 E 个。
A．1 B．2 C．3 D．4 E．8 28．石英晶体多谐振荡器的突出优点是 。
A．速度高 B．电路简单 C．振荡频率稳定 D．输出波形边沿陡峭 29．多谐振荡器可产生 。
A．正弦波 B．矩形脉冲 C．三角波 D．锯齿波 30．下列触发器中，没有约束条件的是 。
17. R-S 型触发器不具有( )功能。
A. 保持 B. 翻转C. 置1 D. 置0
18 A + 0·A + 1·A=( )。
A. 0 B. 1 C. A D. A
19. AB+A C 增加( )项可消除A 变量引起的竞争冒险。
A. AC B. BC C. AC D. BC
20. 至少( C )片74197（集成4 位二进制计数器）可以构成M=1212 的计数。
(3)设计组合逻辑电路。该电路有三个输入变量A、B、C，一个控制输入变量X和一个输出F。 当X=1时，执行“一致”功能，即A、B、C取值一致时F 为1，否则F为0；当X=0时，执行“多数表 决器”功能，即输出F与输入的大多数状态一致。
A. 12 B. 11 C. 3 D. 2

数字电路与逻辑设计习题_4第四章组合逻辑电路剖析第四章组合逻辑电路一、选择题1．下列表达式中不存在竞争冒险的有。

A.Y=B +A BB.Y=A B+B CC.Y =A B C +ABD.Y =(A+B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为位。

A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。

A.1B.2C.4D.16 4.下列各函数等式中无冒险现象的函数式有。

A.B A AC C B F ++= B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++= 5．函数C B AB C A F ++=，当变量的取值为时，将出现冒险现象。

A.B=C=1B.B =C=0C.A =1，C=0D.A =0，B=0 6．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = 。

A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有个。

A.1 B.2 C.3 D.4 E.8 8．在下列逻辑电路中，不是组合逻辑电路的有。

A.译码器B.编码器C.全加器 D.寄存器9．八路数据分配器，其地址输入端有个。

A.1B.2C.3D.4E.8 10．组合逻辑电路消除竞争冒险的方法有。

A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出位二进制代码。

A.2B.6C.7D.812．用三线-八线译码器74LS 138实现原码输出的8路数据分配器，应。

A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D C.A ST =1，BST =0，CST =D D.A ST =D ，BST =0，CST =013．以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。