四输入或非门课程设计

或非门版课程设计报告一、课程目标知识目标：1. 学生理解“或非门”的逻辑功能，掌握其真值表和逻辑符号。

2. 学生能运用或非门进行基本的逻辑组合，解决实际问题。

3. 学生了解或非门在数字电路中的应用，理解其在现代科技中的重要性。

技能目标：1. 学生能够设计简单的或非门电路，进行电路搭建和测试。

2. 学生通过实际操作，提高动手能力和问题解决能力。

3. 学生通过小组讨论和展示，提升沟通和团队合作能力。

情感态度价值观目标：1. 学生培养对逻辑电路的兴趣，激发探索数字电路世界的热情。

2. 学生通过学习，认识到逻辑思维在科技发展中的价值，增强创新意识。

3. 学生在小组合作中，学会尊重他人意见，培养良好的团队合作精神。

课程性质分析：本课程为信息技术课程，通过理论与实践相结合的方式，帮助学生掌握或非门的相关知识。

学生特点分析：六年级学生具有一定的逻辑思维能力，好奇心强，喜欢动手操作，但需引导培养团队合作意识。

教学要求：结合学生特点，注重实践操作，鼓励学生思考和创新，强调团队合作，提高学生综合素质。

通过本课程的学习，使学生在知识、技能和情感态度价值观方面得到全面提升。

二、教学内容1. 逻辑门基础概念回顾：逻辑门的定义，逻辑“或”和“非”的基本功能。

2. 或非门（NOR Gate）理论知识：- 或非门的定义及逻辑符号。

- 或非门的真值表。

- 或非门的逻辑表达式。

3. 或非门的电路设计与搭建：- 使用集成电路进行或非门电路设计。

- 搭建简单的或非门电路，并进行功能测试。

4. 或非门的实际应用：- 分析或非门在数字电路中的使用场景。

- 结合实际案例，探讨或非门在现代科技中的重要作用。

5. 逻辑电路设计项目：- 以小组为单位，设计一个包含或非门的简单逻辑电路。

- 完成电路设计图，并进行电路搭建和测试。

6. 小组讨论与展示：- 学生分组讨论设计过程中遇到的问题及解决方法。

- 各小组展示作品，分享设计思路和心得。

教材关联章节：本教学内容与教材中“逻辑门及其应用”章节相关，着重于或非门的原理和实际应用。

成绩评定表课程设计任务书目录目录 (III)1.绪论 (1)1.1 设计背景 (1)1.2 设计目标 (1)2.四输入或非门 (2)2.1 四输入或非门电路结构 (2)2.2 四输入或非门电路仿真 (3)2.3 四输入或非门的版图绘制 (4)2.4 四输入或非门的版图电路仿真 (5)2.5 LVS检查匹配 (6)总结 (7)附录一：原理图网表 (9)附录二：版图网表 (10)1.绪论1.1 设计背景Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。

该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。

其中的L-Edit 版图编辑器在国内应用广泛，具有很高知名度。

L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。

L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。

L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。

1.2 设计目标1.用tanner软件中的原理图编辑器S-Edit编辑四输入或非门电路原理图。

2.用tanner软件中的TSpice对四输入或非门电路进行仿真并观察波形。

3.用tanner软件中的L-Edit绘制四输入或非门版图，并进行DRC验证。

作业报告作业题目：画一个4输入与非门的版图，w=5~20. L =2~10.作业要求：（1）画出版图并进行设计规则检查，提取T-spice 网表文件（2）根据从版图中提取的参数，用T-space软件进行仿真，观测器输出波形。

（3）采用CMOS 2 um工艺。

（4）撰写设计报告，设计报告如有雷同均视为不及格，请各位妥善保管好自己的设计文档。

（5）提交报告的最后截止日期位6月10号。

一四输入与非门电路图如下图所示：四输入与非门的工作原理为：四输入端CMOS与非门电路，其中包括四个串联的N沟道增强型MOS管和四个并联的P沟道增强型MOS管。

每个输入端连到一个N沟道和一个P沟道MOS管的栅极。

当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。

真值表如下所示：二版图的绘制这次作业要求四输入与非门的宽和长的范围是w=5~20. L =2~10。

我绘制的版图选取W=16 um L=2um ，绘制的过程为：（1）绘制接合端口Abut（2）绘制电源Vdd和Gnd，以及相应端口（3）绘制Nwell层（4）绘制N阱节点（5）绘制衬底节点（6）绘制Nselect区和Pselect区（7）绘制NMOS有源区和PMOS有源区（8）绘制多晶硅层（9）绘制NAND 4 的输入口（10）绘制NAND 4 的输出口（11）绘制NMOS有源区和PMOS的源极三T-spice仿真在绘制完版图之后，经过设计规则检查无误后就可以提取网表进行仿真了。

（1）版图的网表提取结果为：* Circuit Extracted by Tanner Research's L-Edit Version 13.00 / Extract Version 13.00 ; * TDB File: D:\20113250\youwenhao-NAND4.tdb* Cell: Cell0 Version 1.03* Extract Definition File: D:\Tanner EDA\Tanner Tools v13.0\ExampleSetup\lights.ext* Extract Date and Time: 06/10/2014 - 01:20.include "C:\Users\Administrator\Desktop\ml5_20.md"V1 Vdd Gnd 5va A Gnd PULSE (0 2.5 100n 2.5n 2.5n 100n 200n)vb B Gnd PULSE (0 2.5 50n 2.5n 2.5n 50n 100n)vc C Gnd PULSE (0 2.5 25n 2.5n 2.5n 25n 50n)vd D Gnd PULSE (0 2.5 12.5n 2.5n 2.5n 12.5n 25n).tran 1n 400n.print tran v(A) v(B) v(C) v(D) v(Out)* Warning: Layers with Unassigned FRINGE Capacitance.* <Pad Comment>* <Poly1-Poly2 Capacitor ID>* NODE NAME ALIASES* 1 = GND (34.5 , -41.5)* 2 = vdd (32, 15)* 3 = OUT (47.5 , 9)* 4 = D (84 , -6)* 5 = C (70.5 , -5.5)* 6 = B (59.5 , -6)* 7 = A (38 , -5)V1 Vdd Gnd 5va A Gnd PULSE (0 12.5 500n 12.5n 12.5n 5100n 1000n)vb B Gnd PULSE (0 12.5 250n 12.5n 12.5n 250n 500n)vc C Gnd PULSE (0 12.5 125n 12.5n 12.5n 125n 250n)vd D Gnd PULSE (0 12.5 62.5n 12.5n 12.5n 62.5n 125n).tran 1n 1000n.print tran v(D) v(C) v(B) v(A) v(Out)M1 Vdd 4 Out Vdd PMOS L=2u W=16u AD=88p PD=47u AS=60p PS=23.5u $ (44 37 46 53)M2 Out 5 Vdd Vdd PMOS L=2u W=16u AD=60p PD=23.5u AS=56p PS=23u $ (34.5 37 36.5 53)M3 Vdd 6 Out Vdd PMOS L=2u W=16u AD=56p PD=23u AS=112p PS=30u $ (25.5 37 27.5 53)M4 Out 7 Vdd Vdd PMOS L=2u W=16u AD=112p PD=30u AS=88p PS=47u $ (9.5 37 11.5 53)M5 Out 4 Out Gnd NMOS L=2u W=16u AD=120p PD=47u AS=60p PS=23.5u $ (44 0 46 16)M6 Out 5 Out Gnd NMOS L=2u W=16u AD=60p PD=23.5u AS=56p PS=23u $ (34.5 0 36.5 16)M7 Out 6 Out Gnd NMOS L=2u W=16u AD=56p PD=23u AS=112p PS=30u $ (25.5 0 27.516)M8 Out 7 Gnd Gnd NMOS L=2u W=16u AD=112p PD=30u AS=92p PS=47u $ (9.5 0 11.5 16)* Pins of element D1 are shorted:* D1 vdd vdd D_lateral $ (88 18.5 91 26.5)* Pins of element D2 are shorted:* D2 vdd vdd D_lateral $ (36 18.5 39.5 26.5)* Total Nodes: 11* Total Elements: 10* Total Number of Shorted Elements not written to the SPICE file: 0* Output Generation Elapsed Time: 0.001 sec* Total Extract Elapsed Time: 0.746 sec.END（2）提取的网表经过T-spice运行后的文件为：T-Spice - Tanner SPICET-Spice - Tanner SPICEVersion 13.00Standalone hardware lockProduct Release ID: T-Spice Win32 13.00.20080321.01:01:33Copyright ?1993-2008 Tanner EDAOpening output file "C:\Users\Administrator\Desktop\游文浩20113250\youwenhao-NAND4.out"Parsing "C:\Users\Administrator\Desktop\游文浩20113250\youwenhao-NAND4.spc"Initializing parser from header file "C:\Users\Administrator\Desktop\游文浩20113250\header.sp"Including "C:\Users\Administrator\Desktop\ml5_20.md"Loaded MOSLevel2 model library, SPICE Level 2 MOSFET revision 1.0Warning : Pulse period is too small, reset to rt + ft + pw = 5.125e-006Accuracy and Convergence options:numndset|dchold = 100Timestep and Integration options:relq|relchgtol = 0.0005Model Evaluation options:dcap = 2 defnrb = 0 [sq] defnrd = 0 [sq]defnrs = 0 [sq] tnom = 25 [deg C]General options:search = C:\Users\Administrator\Desktop temp = 25 [deg C]threads = 4Output options:acout = 1 ingold = 0Device and node counts:MOSFETs - 8 MOSFET geometries - 8BJTs - 0 JFETs - 0MESFETs - 0 Diodes - 0Capacitors - 0 Resistors - 0Inductors - 0 Mutual inductors - 0Transmission lines - 0 Coupled transmission lines - 0V oltage sources - 5 Current sources - 0VCVS - 0 VCCS - 0CCVS - 0 CCCS - 0V-control switch - 0 I-control switch - 0Macro devices - 0 External C model instances - 0HDL devices - 0Subcircuits - 0 Subcircuit instances - 0Independent nodes - 5 Boundary nodes - 6Total nodes - 11*** 1 WARNING MESSAGE GENERATED DURING SETUPParsing 0.00 secondsSetup 0.01 secondsDC operating point 0.00 secondsTransient Analysis 0.11 secondsOverhead 1.50 seconds-----------------------------------------Total 1.62 secondsSimulation completed with 1 Warning（3）仿真结果为：四作业总结：完成这次作业之后，我对于集成电路版图的绘制有了一个全新的认识，初步掌握了Tunner软件的使用以及T-spice仿真软件的使用。

或非门课程设计一、教学目标本课程的学习目标包括知识目标、技能目标和情感态度价值观目标。

知识目标要求学生掌握或非门的基本概念、原理和应用。

技能目标要求学生能够运用或非门进行简单的逻辑运算和设计简单的逻辑电路。

情感态度价值观目标要求学生培养对电子技术的兴趣和好奇心，提高学生的问题解决能力和创新意识。

通过本课程的学习，学生将能够了解或非门的工作原理和特点，掌握或非门的基本应用方法。

同时，学生将能够运用或非门进行简单的逻辑运算和设计简单的逻辑电路，提高学生的逻辑思维和问题解决能力。

此外，学生将通过对或非门的学习和应用，培养对电子技术的兴趣和好奇心，提高学生的问题解决能力和创新意识。

二、教学内容根据课程目标，本课程的教学内容主要包括或非门的基本概念、原理和应用。

首先，将介绍或非门的基本概念，包括或非门的定义、符号和真值表。

然后，将讲解或非门的工作原理和特点，包括或非门的输入输出关系和真值表的推导方法。

接下来，将介绍或非门的基本应用方法，包括或非门的连接方式和使用方法。

最后，将通过实际案例和实验，让学生亲自动手设计和实现或非门的应用电路，加深学生对或非门的理解和应用能力。

三、教学方法为了激发学生的学习兴趣和主动性，将采用多种教学方法进行教学。

首先，将采用讲授法，向学生讲解或非门的基本概念、原理和应用。

其次，将采用讨论法，引导学生进行思考和讨论，提高学生的逻辑思维和问题解决能力。

同时，将采用案例分析法，通过分析实际案例，让学生了解或非门的实际应用和解决实际问题的能力。

最后，将采用实验法，让学生亲自动手设计和实现或非门的应用电路，提高学生的实践能力和创新意识。

四、教学资源为了支持教学内容和教学方法的实施，将选择和准备适当的教学资源。

教材方面，将选择具有丰富内容和实践案例的教材，以便学生能够系统地学习和掌握或非门的知识。

参考书方面，将推荐一些与或非门相关的参考书籍，以便学生能够进一步深入学习和研究。

多媒体资料方面，将准备一些与或非门相关的视频、动画和图片等资料，以便学生能够直观地了解或非门的工作原理和应用。

兰州交通大学电子与信息工程学院课程设计报告课题一：4位与非门的电路设计课题二：2位数值比较器设计专业电子科学与技术班级电子1001班学号姓名一、Hspice简介Hspice线路模拟软件在早期是美国Meta-Software公司根据Berkeley SPICE26G .6、SPICE3及其他线路模拟软件所发展的工业级线路分析软件。

Hspice 在基本功能部分和其他SPICE软件相似，可应用于下列领域的电子电路研究，即稳态（直流分析）。

暂态（时间分析）及频率（交流分析）等领域。

由于Meta-Software公司在集成电路制程技术持续进步与元件尺寸缩小下，对于MOSFET模型的适用性与精确性的不断耕耘，以及该公司对元件与电路最优化、罗特卡罗与最坏状况分析等进阶段的应用亦有自我突破，使得Hspice逐渐脱颖而出，超过PSPICE、IsSPICE等软件，成为在集成电路设计上最普遍及最佳的晶体管层次线路模拟软件。

1997年，计算机辅助设计软件大厂Avant！公司购并了Meta-Software公司，Hspice也成为Avant！公司众多设计软件之一，并改称为STAR-Hspice。

2002年，计算机辅助设计软件大厂Synopsys公司并购了Avant！公司。

SPICE是“Simulation Program with Integrated Circuit Emphasisl”之意，原先的目的是为电子系统中集成电路的模拟与设计而发展的软件。

然而，随着电子领域应用面的扩大，Hspice也因为Synopsys公司的持续研发，而具有其特色与功能。

因此，Hspice已成功地用在直流到高频操作的电子电路设计。

二、Tanner Tools Pro简介Tanner Tools Pro是一套集成电路设计软件，包括S-Edit、T-Spice、W-Edit、L-Edit与LVS，各软件的主要功能整理如表1.1所示：编辑出电路图，再将该电路图输出成SPICE文件。

四输入或非门课程设计一、课程目标知识目标：1. 学生理解并掌握四输入或非门的基本概念、逻辑符号及功能。

2. 学生能够准确描述四输入或非门在数字电路中的应用。

3. 学生掌握四输入或非门的真值表，并能运用相关知识分析简单数字电路。

技能目标：1. 学生能够运用所学知识设计简单的四输入或非门电路。

2. 学生能够利用真值表验证四输入或非门电路的正确性。

3. 学生通过实验和观察，提高动手实践能力和问题解决能力。

情感态度价值观目标：1. 学生培养对电子学的兴趣，激发探究数字电路的欲望。

2. 学生在学习过程中，培养合作意识、团队精神，形成良好的学习氛围。

3. 学生通过本课程的学习，认识到科技发展对社会进步的重要性，增强社会责任感。

课程性质分析：本课程为电子学基础课程，主要针对数字电路中的四输入或非门进行讲解。

课程注重理论与实践相结合，强调学生的动手实践能力。

学生特点分析：学生为初中年级，具有一定的电子学基础，对新知识充满好奇，动手能力强，但理论知识掌握程度不一。

教学要求：1. 深入浅出地讲解四输入或非门的知识点，注重知识体系的完整性。

2. 结合实际案例，提高学生的实践能力。

3. 关注学生的个体差异，因材施教，提高教学质量。

二、教学内容1. 四输入或非门的基本概念与原理- 介绍四输入或非门的结构、逻辑符号及功能。

- 解释四输入或非门的逻辑运算规则。

2. 四输入或非门的真值表与应用- 掌握四输入或非门的真值表，分析其逻辑功能。

- 举例说明四输入或非门在数字电路中的应用。

3. 四输入或非门电路设计- 学习设计简单的四输入或非门电路。

- 了解四输入或非门在实际电路中的作用。

4. 实践操作与验证- 动手搭建四输入或非门电路，观察并分析实验现象。

- 利用真值表验证实验结果的正确性。

5. 案例分析与讨论- 分析实际数字电路中四输入或非门的运用案例。

- 讨论四输入或非门在生活中的应用。

教材章节关联：本教学内容与教材中“数字电路基础”章节相关，主要涉及第四章“逻辑门电路”中的四输入或非门部分。

1技术指标用与非门设计一个4位或多位代码的数字锁，要求如下：A: 设计一个保险箱用的多位代码数字锁，比如4位代码ABCD四个输入端和一个开锁用的钥匙插孔输入端E，当开箱时（E＝1）,如果输入代码（例如ABCD＝1010）与设定的代码相同，则保险箱被打开，即输出端Z＝1,否则电路发出报警信号:B: 进行电路仿真，并说明其工作原理。

2方案比较方案一：由4个单刀双掷开关构成密码开关，用户可以通过控制开关来控制A、B、C、D3 Proteus软件介绍Proteus软件是来自英国Labcenter electronics公司的EDA工具软件。

Proteus软件有十多年的历史，在全球广泛使用，除了其具有和其它EDA工具一样的原理布图、PCB自动或人工布线及电路仿真的功能外，其革命性的功能是，他的电路仿真是互动的，针对微处理器的应用，还可以直接在基于原理图的虚拟原型上编程，并实现软件源码级的实时调试，如有显示及输出，还能看到运行后输入输出的效果，配合系统配置的虚拟仪器如示波器、逻辑分析仪等，您不需要别的，Proteus为您建立了完备的电子设计开发环境！尤其重要的是Proteus Lite可以完全免费，也可以花微不足道的费用注册达到更好的效果；功能最强的Proteus专业版也非常便宜，人人用得起，对高校还有更多优惠。

Proteus组合了高级原理布图、混合模式SPICE仿真,PCB设计以及自动布线来实现一个完整的电子设计系统。

此系统受益于15年来的持续开发,被《电子世界》在其对PCB设计系统的比较文章中评为最好产品—“The Route to PCB CAD”。

Proteus 产品系列也包含了我们革命性的VSM技术,用户可以对基于微控制器的设计连同所有的周围电子器件一起仿真。

用户甚至可以实时采用诸如LED/LCD、键盘、RS232终端等动态外设模型来对设计进行交互仿真。

其功能模块：—个易用而又功能强大的ISIS原理布图工具；PROSPICE混合模型SPICE 仿真；ARES PCB设计。

《集成电路工艺与版图设计》课堂作业班级：电子科学与技术01班姓名：曾海学号：201031722、3、4输入异或门版图设计如下：一、二输入异或门：（1）原理图：<2>L-edit中进行设计的如下二输入或非门版图<3>提取后在T-SPICE中进行参数及输入输出设置如下:VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0)VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<4>在W-EDIT中得到仿真波形图：二、三输入或非门<1>三输入异或门版图<3>参数及输入输出设置VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0) VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<3>仿真图三、四输入或非门<1>版图设计<2>参数及输入输设置Vdd Vdd GND 5VA A GND BIT ({1001} pw=20N lt=10N ht=10N on=5 off= 0)VB B GND BIT ({1010} pw=20N lt=10N ht=10N on=5 off= 0)VC C GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0)VD D GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0).tran 20N 100N.print tran v(OUT) v(A) v(B) v(C) v(D)<3>仿真图4、版图设计总结（1）本次设计中，由仿真图可以看出，仿真波形不是标准的方波图形，而是有相应的误差，可能是由于版图的设计中，布线或器件的放置不合理导致的。

集成电路课程设计题目：四位与非门的电路设计专业：电子科学与技术班级：***学号：***姓名：***指导老师：***一．课程设计的目的1. 学习Hspice 的安装及使用，并通过网表文件来描述模拟电路，了解Hspice 的内部元件库。

2. 用MOS 器件来设计四位逻辑输入与非门电路。

二． 课程设计内容运用HSPICE 仿真软件以及网表文件来设计四位逻辑输入与非门电路。

三． 实验原理四输入与非门符号图及原理：A OUTPUT NAND412345D CB当输入端A 、B 、C 、D 中只要有一个为低电平时，就会使与它相连的NMOS 管截止，与它相连的PMOS 管导通，输出为高电平；仅当A 、B 、C 、D 全为高电平时，才会使四个串联的NMOS 管都导通，使四个并联的PMOS 管都截止，输出为低电平。

四． 网表文件在文本文档中编写出Hspice 所需的网表文件，并另存为.sp 文件。

网表文件如下：CMOS NAND4.OPTIONS LIST NODE POST.TRAN 20P 50N.include'C:\synopsys\Hspice2005.03\cmimodel\libr ary\hua05.sp' ttVCC VCC 0 5MNMOS_1 N_1 A Gnd Gnd NCH W=2.5u L=250nMNMOS_2 N_2 D N_1 N_1 NCH W=2.5u L=250nMNMOS_3 N_3 C N_2 N_2 NCH W=2.5u L=250nMNMOS_4 Vdd B N_3 N_3 NCH W=2.5u L=250nMPMOS_1 Vdd A Vdd Vdd PCH W=2.5u L=250nMPMOS_2 Vdd D Vdd Vdd PCH W=2.5u L=250nMPMOS_3 Vdd C Vdd Vdd PCH W=2.5u L=250nMPMOS_4 Vdd B Vdd Vdd PCH W=2.5u L=250nV2 1 0 PULSE .2 4.8 0N 0N 0N 5N 10NV3 2 0 PULSE .2 4.8 0N 0N 0N 5N 10NV4 3 0 PULSE .2 4.8 0N 0N 0N 5N 10NV5 4 0 PULSE .2 4.8 0N 0N 0N 5N 10N.measure tran tf trig v(5) val=4.5 fall=1 targ v(5) val=0.5 fall=1.measure tran tr trig v(5) val=0.5 rise=1 targ v(5) val=4.5 rise=1.measure tran tpdr trig v(1) val=2.5 rise=1 targ v(5) val=2.5 fall=1.measure tran tpdf trig v(1) val=2.5 fall=1 targ v(5) val=2.5 rise=1.measure tpd param='(tpdr+tpdf)/2'.MODEL PCH PMOS LEVEL=1.MODEL NCH NMOS LEVEL=1.END五．仿真及实验截图1.打开HSPICE软件，接着利用open打开上面的网表文件，仿真，如下图所示：输入波形，如下图所示：六．实验心得体会通过本次课程设计，使用了电路设计与仿真软件HSPICE，并练习用网表文件来描述模拟电路，用MOS器件来设计四位逻辑输入与非门电路，使我对HSPICE软件有一个更深层次的认识。