实验五 数据选择器及应用

数据选择器及其应用实验报告数据选择器及其应用实验报告引言：数据选择器是数字电路中常见的一种基本逻辑电路元件，它用于从多个输入信号中选择一个输出信号。

在本次实验中，我们将通过设计和搭建一个数据选择器电路，并探讨其在实际应用中的潜力和限制。

一、实验目的本次实验的主要目的是通过搭建一个4位数据选择器电路，掌握数据选择器的原理和工作方式，并且了解其在数字电路中的应用。

二、实验器材和材料1. 电路模拟软件：我们选择了Multisim作为实验中的电路模拟软件，它可以帮助我们方便地进行电路设计和模拟。

2. 逻辑门芯片：我们使用了74LS153作为数据选择器的逻辑门芯片，它具有两个4-输入、1-输出的数据选择器。

3. 连接线、电源等辅助材料。

三、实验步骤1. 根据74LS153的逻辑图和引脚功能图，连接电路。

我们将两个74LS153芯片并联，以扩展数据选择器的位数，从而实现4位数据选择器。

2. 使用Multisim软件，设计并搭建电路。

根据74LS153的引脚功能图，将芯片的输入端与信号源相连，输出端与LED灯相连，以便观察电路的输出情况。

3. 对电路进行仿真测试。

通过Multisim软件，输入不同的数据信号，观察LED 灯的亮灭情况，并记录下来。

4. 分析和总结实验结果。

根据实验数据和观察结果，我们将对数据选择器的工作原理和应用进行分析和总结。

四、实验结果与分析在实验中，我们输入了不同的数据信号，观察到LED灯的亮灭情况与输入信号的变化相对应。

这验证了数据选择器的正确工作，并且证明了其在数字电路中的应用潜力。

然而，我们也发现了一些限制和局限性。

首先，数据选择器的位数限制了它能够处理的输入信号的数量。

在本次实验中，我们使用了4位数据选择器，因此只能选择4个输入信号中的一个。

如果需要选择更多的输入信号，我们需要使用更多的数据选择器进行级联。

此外，数据选择器的速度也是一个重要的考量因素。

在实际应用中，我们需要根据具体的需求选择适合的数据选择器，以确保其能够满足系统的时序要求。

数据选择器及其应用实验报告一、实验目的本次实验旨在深入了解数据选择器的工作原理、功能特点以及其在数字电路中的广泛应用。

通过实际操作和测试，掌握数据选择器的逻辑功能和使用方法，培养实际动手能力和逻辑思维能力。

二、实验原理数据选择器（Data Selector）又称多路选择器（Multiplexer），是一种能从多个输入数据中选择一个输出的组合逻辑电路。

常见的数据选择器有 2 选 1、4 选 1、8 选 1 等。

以 4 选 1 数据选择器为例，它有 4 个数据输入端（D0、D1、D2、D3）、2 个地址输入端（A1、A0）和 1 个输出端（Y）。

地址输入端的不同组合决定了从哪个数据输入端选择数据输出。

数据选择器的逻辑表达式为：Y ＝ D0(A1'A0'）＋ D1(A1'A0) ＋D2(A1A0'）＋ D3(A1A0)三、实验器材1、数字电路实验箱2、 74LS153 双 4 选 1 数据选择器芯片3、逻辑电平指示器4、导线若干四、实验内容与步骤1、测试 74LS153 数据选择器的逻辑功能将 74LS153 芯片插入实验箱的插座中。

按照芯片引脚图，将地址输入端 A1、A0 分别连接到逻辑电平开关，数据输入端 D0 D3 分别连接到高电平（1）或低电平（0）。

观察逻辑电平指示器，记录不同地址输入组合下的输出结果，并与理论值进行比较。

2、用 74LS153 实现逻辑函数给定一个逻辑函数，例如 F ＝ A'B ＋ AB'将逻辑函数转化为与数据选择器输入输出关系相匹配的形式。

根据转换后的表达式，连接电路，验证输出结果是否与预期相符。

3、数据选择器的级联使用两个74LS153 芯片进行级联，实现8 选1 数据选择器的功能。

连接电路，测试级联后的逻辑功能。

五、实验数据及结果分析1、逻辑功能测试结果｜ A1 ｜ A0 ｜ D0 ｜ D1 ｜ D2 ｜ D3 ｜ Y ｜｜｜｜｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜ 1 ｜ 0 ｜ 1 ｜ 0 ｜｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜ 1 ｜实验结果与理论值相符，验证了 74LS153 数据选择器的逻辑功能的正确性。

数据选择器及其应用实验报告实验目的：
本实验的目的是通过实现数据选择器的功能，加深对于数字电路的理解，并提升对于数字电路实现的实践能力。

实验原理：
数据选择器是一种能够从多个数据信号中选择特定信号输出的数字电路，通常它有一个或多个数据输入线、一个或多个控制输入线、一个输出线和一个使能输入线。

在数据选择器输出线上的输出值，取决于控制输入线上的值以及选择从哪一个数据输入线接收数据信号。

在本次实验中，我们使用的是双二选一的数码开关。

“双”指的是它一共有两个信道供选择，“二选一”则代表只会选择其中一个信道作为输出。

实验步骤：
1.根据实验原理和实验材料的提供，搭建实验电路。

2.设置信号源，对选择器进行输入数据和控制信号的测试。

3.根据信号源输出的数据，通过实验电路计算出数据选择器输出的结果。

4.逐一更改控制信号的值，反复测试并记录数据。

并对实验记录进行整理和比较分析，以达到理解、检验和加深对数据选择器的认识。

实验结果：
在实验中我们完成了数据选择器的搭建和调试，并通过多次实验数据的记录与比较，成功实现了数据选择器的功能。

实验结论：
通过本次实验，我们深入学习了数据选择器的工作原理和实现方式，并从中进一步了解了数字电路的基本概念和实现方式。

通
过反复实验和分析，我们成功完成了数据选择器的功能调试，提升了我们的实践能力和对数字电路的理解。

实验四译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。

它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。

译码器可分为通用译码器和显示译码器两类。

前者又分为变量译码器和代码变换译码器。

1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。

若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。

而每一个输出所代表的函数对应于n个输入变量的最小项。

以3线－8线译码器74LS138为例进行分析，图4－1(a)、(b)分别为其逻辑图及引脚排列。

其中A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、S为使能端。

3(a) (b)图4－1 3－8线译码器74LS138逻辑图及引脚排列表4－1为74LS138功能表当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。

当S1＝0，2S＋3S＝X时，或S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。

表4－1二进制译码器实际上也是负脉冲输出的脉冲分配器。

若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图4－2所示。

若在S 1输入端输入数据信息，2S ＝3S ＝0，地址码所对应的输出是S 1数据信息的反码；若从2S 端输入数据信息，令S1＝1、3S ＝0，地址码所对应的输出就是2S 端数据信息的原码。

若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。

根据输入地址的不同组合译出唯一地址，故可用作地址译码器。

接成多路分配器，可将一个信号源的数据信息传输到不同的地点。

二进制译码器还能方便地实现逻辑函数，如图4－3所示，实现的逻辑函数是 Z ＝C B A C B A C B A ++＋ABC图4－2 作数据分配器 图4－3 实现逻辑函数利用使能端能方便地将两个 3/8译码器组合成一个4/16译码器，如图4－4所示。

实验五：译码器和数据选择器的使用1．实验目的1) 熟悉数据分配器和译码器的工作原理与逻辑功能。

2) 掌握数据分配器和译码器的使用2．理论准备1) 具有译码功能的逻辑电路称为译码器。

译码即编码的逆过程，将具有特定意义的二进制码进行辨别，并转换成控制信号。

按用途来分，译码器大体上有以下3类：（1）变量译码器；（2）码制变换译码器；（3）显示译码器。

2) 数据选择器又称多路开关，它是以“与或非”门或以“与或”门为主体的组合电路。

它在选择控制信号的作用下，能从多个输入数据中选择某一个数据作为输出。

常见的数据选择器有以下5种：（4）4位2通道选1数据选择器；（5）4通道选1数据选择器；（6）无“使能”端双4通道选1数据选择器；（7）具有“使能”端的互补输出地单8选1数据选择器。

3．实验内容1) 3线-8线译码器(74138)的功能测试2) 用3-8译码器设计一位全减器3) 用双4选1数据选择器(74153)设计一位全减器提示说明：①用译码器设计组合逻辑电路设计原理；②利用译码器产生输入变量的所有最小项，再利用输出端附加门实现最小项之和；③双4选1数据选择器：在控制信号的作用下，从多通道数据输入端中选择某一通道的数据输出Y=[D0(A1’A0’)+D1(A1’A0)+D2(A1A0’)+D3(A1A0)].S。

4．设计过程1）用3-8译码器设计一位全减器。

（1）分析设计要求，列出真值表。

如表一。

表一3-8译码器设计一位全减器真值表（2）根据真值表，写出逻辑函数表达式。

Y0’=(C’B’A’)’ Y4’=(CB’A’)’Y1’=(C’B’A)’ Y5’=(CB’A)’Y2’=(C’BA’)’ Y6’=(CBA’)’Y3’=(C’BA)’Y7’=(CBA)’表二3-8译码器设计一位全减器逻辑抽象真值表（4）根据真值表得到逻辑表达式。

r=a’b’c+a’bc’+ab’c’+abcs=a’b’c+a’bc’+a’bc+abc（5）根据38线译码器的逻辑表达式和4式所得结果进行分析，最后确定实现电路。

数据选择器及应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的法二、原理说明数据选择器又叫“多路开关”，在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端，其功能类似一个多掷开关，如图8-2-3-1所示。

图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。

数据选择器是目前逻辑设计中应用较为广泛的组合逻辑部件，常见电路有2选1、4选1、8选1、16选1等。

1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图8-2-3－2，功能如表8-2-3－1。

选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，为使能端，低电平有效。

图8-2-3－1 4选1数据选择器示意图图8-2-3－2 74LS151引脚排列表8-2-31 74LS151功能表输入输出A2 A1 A0 Q1 × × × 0 10 0 0 0 D00 0 0 1 D10 0 1 0 D20 0 1 1 D30 1 0 0 D40 1 0 1 D50 1 1 0 D60 1 1 1 D71.使能端＝1时，不论A2～A0状态如何，均无输出（Q＝0，＝1）多路开关被禁止。

1.使能端＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。

如：A2A1A0＝000，则选择D0数据到输出端，即Q＝D0。

如：A2A1A0＝001，则选择D1数据到输出端,即Q＝D1，其余类推。

2、双四选一数据选择器74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。

引脚排列如图8-2-3－3，功能如表8-2-3－2。

、为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。

实验五数据选择器逻辑功能测试及应用一、实验目的：1、掌握集成数据选择器的逻辑功能及使用方法；2、学会用数据选择器实现组合逻辑电路的方法。

二、实验原理：数据选择器的芯片种类很多，常用的2选1、4选1、8选1、16选1、32选1等。

本实验使用的是8选1 数据选择器74LS151。

用数据选择器实现逻辑函数表达式有两种常用的方法：数据选择器又叫“多路开关”。

数据选择器在地址控制端（或叫选择控制）的控制下，从多个数据输入通道中选择其中一通道的数据传输至输出端。

工作条件：G’=0 Array（数据选择器74LS151引脚排列）三、实验仪器及器材：实验仪器设备：D2H+型数字电路实验箱集成块：74LS151 74LS153 74LS04四、实验内容与步骤：（写出用数据选择器实现逻辑函数设计过程、画出接线图）1、测试数据选择器74LS151的逻辑功能：X0－X7为数据输入端A、B、C地址输入端Y：数据输出端E’＝0时，74LS151工作；E’＝1时，74LS151不工作真值表为：2、用数据选择器74LS151实现逻辑函数：Y ＝0D ()C B A ＋1D ()C B A ＋2D ()C B A ＋3D ()BC A6D ()C AB ＋7D ()ABC要有 ：Y=B A ＋C A ＋C B则要：0D ＝1D ＝7D =0 2D ＝3D ＝4D ＝5D ＝6D ＝13、用数据选择器74LS153实现逻辑函数：Y ＝0D ()B A ＋1D ()B A ＋2D ()B A ＋3D ()AB要使： 既有：0D ＝3D ＝01D ＝2D ＝1五、实验收获、体会：1.实验中要求掌握74LS151，74LS153的性能和工作条件；2.要会用数据选择器来实现函数功能；。

数据选择器及其应用实验报告一、引言。

数据选择器是一种用于从数据集中选择特定数据的工具，它可以帮助用户快速、准确地筛选出需要的数据，提高工作效率。

在本实验中，我们将通过对数据选择器的应用实验，来探讨其在数据处理中的作用和应用。

二、实验目的。

1. 了解数据选择器的基本原理和功能；2. 掌握数据选择器的使用方法；3. 分析数据选择器在实际工作中的应用效果。

三、实验内容。

1. 数据选择器的基本原理和功能。

数据选择器是一种数据处理工具，它可以根据用户设定的条件，从数据集中筛选出符合条件的数据。

用户可以通过设置条件语句、逻辑运算符等方式，对数据进行筛选和过滤。

数据选择器可以大大简化数据处理的流程，提高工作效率。

2. 数据选择器的使用方法。

在实验中，我们将使用一个实际的数据集来演示数据选择器的使用方法。

首先，我们需要导入数据集，并打开数据选择器工具。

然后，我们可以设置筛选条件，如大于、小于、等于等条件，并选择需要筛选的数据字段。

最后，我们点击“筛选”按钮，即可得到符合条件的数据集。

3. 数据选择器在实际工作中的应用效果。

通过实际操作，我们可以观察到数据选择器在数据处理中的应用效果。

它可以帮助我们快速准确地筛选出需要的数据，避免了手动筛选数据的繁琐过程。

同时，数据选择器还可以通过保存筛选条件、批量处理数据等功能，进一步提高工作效率。

四、实验结果分析。

通过本次实验，我们深刻认识到数据选择器在数据处理中的重要作用。

它不仅可以帮助我们快速准确地筛选数据，还可以简化数据处理流程，提高工作效率。

在实际工作中，合理使用数据选择器，可以大大提高数据处理的效率和准确性。

五、结论。

数据选择器是一种强大的数据处理工具，它在数据筛选、过滤和处理中发挥着重要作用。

通过本次实验，我们深入了解了数据选择器的原理和功能，并掌握了其使用方法。

我们相信，在今后的工作中，数据选择器将会成为我们数据处理的得力助手，为我们的工作带来更多便利和效率。

六、参考文献。

实验五数据选择器及其应用[实验目的]1、掌握中规模集成数据选择器的逻辑功能及使用方法。

2、学习用数据选择器构成组合逻辑电路的方法。

[实验原理]数据选择器又叫“多路开关”。

数据选择器在地址码(或叫选择控制)电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。

数据选择器的功能类似一个多掷开关，如图4-5-1所示，图中有四路数据D0~D3，通过选择控制信号A1、A0(地址码)从四路数据中选中某一路数据送至输出端Q。

数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。

数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。

图4-5-1 4选1数据选择器示意图图4-5-2 74LS151引脚排列表4-5-11、8选1数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图4-5-2，功能如表4-5-1。

选择控制端(地址端)为A 2~A 0，按二进制译码，从8个输入数据D 0~D 7中，选择1个需要的数据送到输出端Q ，S 为使能端，低电平有效。

(1)使能端S ——=1时，不论A 2~A 0状态如何，均无输出(Q=0，Q ——=1)，多路开关被禁止。

(2)使能端S ——=0时，多路开关正常工作，根据地址码A 2、A 1、A 0的状态选择D 0~D 7中某一个通道的数据输送到输出端Q 。

如：A 2A 1A 0=000，则选择D 0数据到输出端，即Q=0。

如：A 2A 1A 0=001，则选择D 1数据到输出端，即Q=D 1，其余类推。

2、双四选一数据选择器74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。

74LS153的引脚排列如图4-5-3，功能如表4-5-2。

表4-5-2图4-5-374LS153引脚功能1S ——、2S ——为两个独立的使能端，A 1、A 0为公用的地址输入端；1D 0~1D 3和2D 0~2D 3分别为两个4选1数据选择器的数据输入端；Q 1、Q 2为两个输出端。

实验五、MSI组合逻辑器件的应用一、实验目的1．熟悉常见的MSI组合器件的逻辑功能。

2．学习并掌握使用MSI器件实现组合逻辑问题的方法。

二、实验器材1．逻辑实验箱2．与非门74LS00(2片)3．双4选1数据选择器74LS153(2片)4．3—8线译码器74LS138(1片)5．二进制4位超前进位全加器74LS283(2片)三、预习要求1．复习有关用MSI器件实现组合逻辑问题的具体方法步骤2．参阅附录，熟悉74LS153、74LS138、74LS283的管脚及逻辑功能和使用方法。

四、实验原理1．数据选择器74LS153是双4选1数据选择器。

其中D0～D3是数据输入端，A、B是公共地址输入端(控制端)，G1、G2是选通端，Y是输出端。

在A、B端输入不同的地址代码，即可从四个输入数据中选出所需要的一个，并送到输出端。

S1、S2具有选择电路工作状态和扩展的功能，且低电平时有效。

详情自己参看附件中74LS153芯片资料说明。

2．译码器74LS138是用TTL与非门组成的3-8线译码器。

详情自己参看附件中74LS138芯片资料说明。

3.全加器74LS283是二进制4位超前进位全加器，仔细阅读芯片资料，了解各个引脚的功能。

我们一般习惯于十进制运算，两数相加时，逢10进1；但是在十六进制码的加法运算中，由4位二进制码组成的数相加时，是逢16进1。

因此，在进位时，若两数之和小于或等于1001(9)，两种加法结果相同；若两数之和大于或等于1010(10)，两种加法结果差0110(6)。

即：当十进制数需进位时，8421BCD码的4位二进制数还差6才能使第四位发生进位；反之，如果8421BCD码产生了进位，而本位结果比十进制数也差6，所以要在运算结果中加6(0110)修正。

例1：十进制数6+7＝13；8421BCD码为0110+0111＝1101。

“1101”无进位信号，须加6修正：1101+0110＝1，0011。