NDS开发入门教程-MakeFile文件解析

make makefile 的参数make是一个常用的构建工具，用于自动化编译和构建软件项目。

makefile是make工具的配置文件，用于描述项目的构建规则和依赖关系。

本文将介绍makefile的参数，包括常用的参数及其用法。

一、常用参数及其用法1. -f 文件名：指定makefile的文件名，默认为"makefile"或"Makefile"。

通过该参数，可以使用其他名称的makefile文件。

2. -C 目录：指定make命令的工作目录。

在执行make命令时，会切换到指定的目录，并在该目录下查找makefile文件进行构建。

3. -n：显示执行make命令时的操作，但不实际执行。

通过该参数，可以预览make命令的执行过程，检查构建规则是否正确。

4. -p：显示make命令的内置变量和规则。

通过该参数，可以查看make命令的内部工作机制，了解makefile文件的编写规则和使用方法。

5. -B：强制重新构建目标文件。

通过该参数，可以忽略文件的时间戳，强制重新执行构建规则，生成新的目标文件。

6. -j 并发数：指定make命令的并发执行数。

通过该参数，可以提高构建速度，同时执行多个任务。

7. -s：静默模式，不显示执行的命令。

通过该参数，可以减少输出信息，使构建过程更加清晰。

二、makefile的构建规则makefile由一系列构建规则组成，每个规则定义了目标文件、依赖文件和构建命令。

make命令根据构建规则，自动判断需要更新的文件，并执行相应的构建命令。

构建规则的基本格式如下：目标文件: 依赖文件构建命令其中，目标文件是要生成的文件，依赖文件是目标文件依赖的文件，构建命令是生成目标文件的命令。

构建规则中的目标文件和依赖文件可以是文件名，也可以是变量。

通过使用变量，可以提高makefile的可维护性和灵活性。

构建命令可以是任意的Shell命令，包括编译、链接、拷贝等操作。

Makefile中的⼏个常见的符号及其含义= 是最基本的赋值:= 是覆盖之前的值= 是如果没有被赋值过就赋予等号后⾯的值+= 是添加等号后⾯的值“=”和“:=”的区别：1、“=”make会将整个makefile展开后，再决定变量的值。

也就是说，变量的值将会是整个makefile中最后被指定的值。

看例⼦： x = fooy = $(x) barx = xyz在上例中，y的值将会是 xyz bar ，⽽不是 foo bar 。

2、“:=”“:=”表⽰变量的值决定于它在makefile中的位置，⽽不是整个makefile展开后的最终值。

x := fooy := $(x) barx := xyz在上例中，y的值将会是 foo bar ，⽽不是 xyz bar 了。

'@' 符号的使⽤通常makefile会将其执⾏的命令⾏在执⾏前输出到屏幕上。

如果将‘@’添加到命令⾏前，这个命令将不被make回显出来。

例如：@echo --compiling module----; // 屏幕输出 --compiling module----echo --compiling module----; // 没有@ 屏幕输出echo --compiling module----' - ' 符号的使⽤通常删除，创建⽂件如果碰到⽂件不存在或者已经创建，那么希望忽略掉这个错误，继续执⾏，就可以在命令前⾯添加 -， -rm dir；-mkdir aaadir；ref:https:///u012989012/article/details/80572043。

Makefile 语法分析第一部分VERSION = 2# 给变量VERSION赋值PATCHLEVEL = 6# 给变量PATCHLEVEL赋值SUBLEVEL = 22# 给变量SUBLEVEL赋值EXTRAVERSION = .6# 给变量EXTRAVERSION赋值NAME = Holy Dancing Manatees, Batman!# 给变量NAME赋值# *DOCUMENTATION*# To see a list of typical targets execute "make help"# More info can be located in ./README# Comments in this file are targeted only to the developer, do not# expect to learn how to build the kernel reading this file.# Do not:# o use make's built-in rules and variables# (this increases performance and avoid hard-to-debug behavour);# o print "Entering directory ...";MAKEFLAGS += -rR --no-print-directory# 操作符“+=”的作用是给变量（“+=”前面的MAKEFLAGS）追加值。

# 如果变量（“+=”前面的MAKEFLAGS）之前没有定义过，那么，“+=”会自动变成“=”；# 如果前面有变量（“+=”前面的MAKEFLAGS）定义，那么“+=”会继承于前次操作的赋值符；# 如果前一次的是“:=”，那么“+=”会以“:=”作为其赋值符# 在执行make时的命令行选项参数被通过变量“MAKEFLAGS”传递给子目录下的make程序。

MakefileMake的基本规则：Target [属性] 分隔符 [依赖文件] [;命令行 ]{Tab 命令行}注：命令行间可以加入任意多个空行，但空行也要以tab开头。

Cat –v -t -e Makefile会使Makefile文件中tab以^]显示，行尾以$显示。

注：命令过长，用\来连接多行成一行。

注释以#开头，如果#要用作字符符号，―#‖。

分隔符：：：目标有多个规则。

哪条规则中的依赖文件比目标新，执行哪条规则。

如果多条规则的依赖文件都比目标新，多条规则都执行。

由于后面的规则可能覆盖前面规则的执行结构，所以规则顺序不同，执行结构也不同。

：^把本规则依赖文件和目标文件已有的依赖文件合起来，生成目标新的依赖文件列表。

：-清除目标已有依赖文件，把本规则依赖文件作为目标依赖文件列表。

：！对每个更新过的依赖文件都执行一次命令菜单。

：|内部规则专用。

如：file.o ：file.cfile.o ：^ filef.c现依赖文件为file.c filef.cfile.o ：- filef.c现依赖文件为 filef.c令行属性：- 若本命令的执行错误，忽略掉，继续向下执行。

（不加该标志，make会停止）+ 始终执行本命令，即使make参数使用了-n-q-t。

（前提是本规则中依赖文件新与目标文件，命令行需要执行）@ 本命令行不在标准输出显示。

Target属性：指定多个目标文件属性：属性属性…… ：目标目标……规则中指定单个目标属性：目标属性：[依赖文件] ……·IGNORE 类似与命令行属性-·SILENT 类似与命令行属性@·PRECIOUS 保留中间文件·LIBRARY 目标是一个库。

如果make发现目标是lib(member)或lib((entry))形式，会自动给名为lib的目标加上该属性。

·LIBRARYM 目标是库的一个成员。

如果make发现目标是lib（member）形式，会自动给lib目标加上·LIBRARY，被member目标加上·LIBRARYM。

mk文件语法
“MK文件语法”通常指的是Makefile文件的语法。

Makefile是一种用于自动化构建程序的工具，它描述了如何从源代码生成可执行文件或库文件。

Makefile文件使用特定的语法规则来定义构建规则、依赖关系和编译选项等。

Makefile的语法包括以下部分：
1.变量定义：使用VAR = value的形式定义变量，可以使用${VAR}引用变量
的值。

2.规则定义：使用target: dependencies的形式定义规则，其中target是要
生成的目标文件，dependencies是生成目标文件所需的依赖文件。

例如：hello: main.o utility.ogcc -o hello main.o utility.o
3.命令：定义规则之后可以跟一系列命令，用于生成目标文件。

命令会在执
行Makefile时顺序执行。

例如：%.o: %.cgcc -c $< -o $@
4.条件判断和循环：Makefile支持条件判断和循环结构，可以根据条件执行
不同的命令或重复执行一组命令。

例如：
ifeq ($(CC), gcc)CFLAGS += -O2elseCFLAGS += -O0endif
5.函数：Makefile还提供了一些内置函数，可以在变量、规则和命令中使用。

例如：$(warning "This is a warning message")
以上是Makefile语法的一些基本组成部分。

具体的语法规则和用法可能会根据不同的Makefile版本和工具而有所不同。

文章标题：深入探讨Makefile中的Obj用法在软件开发中，Makefile是一个非常重要的工具，它帮助程序员管理项目的编译和信息过程。

而Makefile中的Obj用法则是Makefile中非常重要的一部分，它用来指定项目中的目标文件。

在本篇文章中，我们将深入探讨Makefile中的Obj用法，从简单到复杂，由浅入深，帮助读者更好地理解和运用Obj用法。

1. 什么是Makefile在开始深入探讨Makefile中的Obj用法之前，我们先来了解一下什么是Makefile。

Makefile是一种文件，其中包含了一系列规则和命令，用于指导编译器如何编译和信息项目中的源文件，最终生成可执行文件。

Makefile通过维护文件之间的依赖关系，可以使得在修改源文件后，只重新编译需要重新编译的文件，而不是整个项目。

这样可以提高编译的效率，特别是在大型项目中非常重要。

2. Obj用法的基础概念Obj用法是Makefile中用来指定目标文件的一个重要部分。

在Makefile中，通常通过指定目标文件来定义一个编译单元，Obj用法就是用来指定这些目标文件的。

在Makefile中，Obj用法通常是在规则中使用的，用来指定编译的目标文件是哪些。

我们可以这样定义一个规则：```main.o : main.cgcc -c main.c -o main.o```在这个例子中，main.o就是通过Obj用法指定的目标文件，它告诉Makefile需要生成名为main.o的目标文件，并且它是由main.c编译而来的。

3. Makefile中的Obj用法进阶除了简单地指定目标文件外，Obj用法还可以进一步扩展。

在实际开发中，一个目标文件可能由多个源文件编译而来，这时候就需要用到Obj用法的进阶用法了。

在Makefile中，我们可以使用通配符来指定一组目标文件，例如：```%.o : %.cgcc -c $< -o $@```这个规则中，%表示任意的文件名，$<表示依赖文件，$@表示目标文件。

makefile基本使用方法makefile是一种用来管理和自动化构建程序的工具。

它可以根据源代码文件的依赖关系和编译规则来自动构建目标文件和可执行文件。

makefile的基本使用方法如下：1. 创建makefile文件：在项目的根目录下创建一个名为makefile 的文件。

2. 定义变量：在makefile中，可以使用变量来存储一些常用的参数和路径，以便于后续的使用。

例如，可以定义一个名为CC的变量来指定编译器的名称，如：CC=gcc。

3. 编写规则：在makefile中，可以使用规则来指定如何编译源代码文件和生成目标文件。

一个规则由两部分组成：目标和依赖。

目标是要生成的文件，依赖是生成目标文件所需要的源代码文件。

例如，可以编写以下规则：```target: dependency1 dependency2command1command2```其中，target是目标文件，dependency1和dependency2是依赖的源代码文件，command1和command2是生成目标文件所需要执行的命令。

4. 编写默认规则：在makefile中，可以使用一个默认规则来指定如何生成最终的可执行文件。

默认规则的目标通常是可执行文件，依赖是所有的源代码文件。

例如，可以编写以下默认规则：```all: target1 target2```其中，target1和target2是生成的目标文件。

5. 编写clean规则：在makefile中，可以使用clean规则来清理生成的目标文件和可执行文件。

例如，可以编写以下clean规则： ```clean:rm -f target1 target2```其中，target1和target2是要清理的目标文件。

6. 运行make命令：在命令行中，使用make命令来执行makefile 文件。

make命令会自动根据规则和依赖关系来编译源代码文件和生成目标文件。

例如，可以运行以下命令：``````make命令会根据makefile文件中的规则和依赖关系来编译源代码文件并生成目标文件和可执行文件。

第四章：Makefile的规则本章我们将讨论Makefile的一个重要内容，规则。

熟悉规则对于书写Makefile至关重要。

Makefile中，规则描述了在何种情况下使用什么命令来重建一个特定的文件，此文件被称为规则“目标”（通常规则中的目标只有一个）。

规则中出目标之外的罗列的其它文件称为“目标”的依赖，而规则的命令是用来更新或者创建此规则的目标。

除了makefile的“终极目标”所在的规则以外，其它规则的顺序在makefile文件中没有意义。

“终极目标”就是当没有使用make 命令行指定具体目标时，make默认的更新的哪一个目标。

它是makefile文件中第一个规则的目标。

如果在makefile中第一个规则有多个目标的话，那么多个目标中的第一个将会被作为make的“终极目标”。

有两种情况的例外：1. 目标名以点号“.”开始的并且其后不存在斜线“/”（“./”被认为是当前目录；“../”被认为是上一级目录）；2. 模式规则的目标。

当这两种目标所在的规则是Makefile的第一个规则时，它们并不会被作为“终极目标”。

“终极目标”是执行make的唯一目的，其所在的规则作为第一个被执行的规则。

而其它的规则是在完成重建“终极目标”的过程中被连带出来的。

所以这些目标所在规则在Makefile中的顺序无关紧要。

因此，我们书写的makefile的第一个规则应该就是重建整个程序或者多个程序的依赖关系和执行命令的描述。

4.1 一个例子我们来看一个规则的例子：foo.o : foo.c defs.h # module for twiddling the frobscc -c -g foo.c这是一个典型的规则。

看到这个例子，大家应该能够说出这个规则的各个部分之间的关系。

不过我们还是要把这个例子拿出来讨论。

目的是让我们更加明确地理解Makefile的规则。

本例第一行中，文件“foo.o”是规则需要重建的文件，而“foo.c”和“defs.h”是重建“foo.o”所要使用的文件。

Makefile经典教程0 Makefile概述什么是makefile？或许很多Winodws的程序员都不知道这个东西，因为那些Windows的IDE都为你做了这个工作，但我觉得要作一个好的和professional的程序员，makefile还是要懂。

这就好像现在有这么多的HTML的编辑器，但如果你想成为一个专业人士，你还是要了解HTML的标识的含义。

特别在Unix下的软件编译，你就不能不自己写makefile了，会不会写makefile，从一个侧面说明了一个人是否具备完成大型工程的能力。

因为，makefile关系到了整个工程的编译规则。

一个工程中的源文件不计数，其按类型、功能、模块分别放在若干个目录中，makefile定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作，因为makefile就像一个Shell脚本一样，其中也可以执行操作系统的命令。

makefile带来的好处就是——“自动化编译”，一旦写好，只需要一个make命令，整个工程完全自动编译，极大的提高了软件开发的效率。

make是一个命令工具，是一个解释makefile中指令的命令工具，一般来说，大多数的IDE都有这个命令，比如：Delphi的make，Visual C++的nmake，Linux下GNU的make。

可见，makefile都成为了一种在工程方面的编译方法。

现在讲述如何写makefile的文章比较少，这是我想写这篇文章的原因。

当然，不同产商的make各不相同，也有不同的语法，但其本质都是在“文件依赖性”上做文章，这里，我仅对GNU的make进行讲述，我的环境是RedHat Linux 8.0，make的版本是3.80。

必竟，这个make是应用最为广泛的，也是用得最多的。

而且其还是最遵循于IEEE 1003.2-1992 标准的（POSIX.2）。

在这篇文档中，将以C/C++的源码作为我们基础，所以必然涉及一些关于C/C++的编译的知识，相关于这方面的内容，还请各位查看相关的编译器的文档。