当前位置：文档之家 › 数字电子技术复习资料12-13(2)(DOC)

数字电子技术复习资料12-13(2)(DOC)

  • 格式：docx
  • 大小：118.75 KB
  • 文档页数：10

第一章数制与编码二、八、十、十六进制数的构成特点及相互转换; 有符号数的编码；格雷码的特点；各种进制如何用 BCD 码表示; 有权码和无权码有哪些？ 例:5、属于无权码的是（）A.8421 码B.余 3 码C.2421 码6、 格雷码具有任何相邻码只有一位码元不同的特性。

（ ）7、 BCD 码是一种人为选定的0〜9十个数字的代码，可以有许多种。

（）第二章逻辑代数基础基本逻辑运算和复合逻辑运算的运算规律、电路符号; 逻辑代数的基本定律及三个规则；逻辑函数表达式、逻辑图、真值表及相互转换； 最小项、最大项的性质； 公式法化简；卡诺图法化简（有约束的和无约束的）F （A,B,C ） = AB+BC+ AC 的最小项标准式为（A 、F(A,B,C)=刀m(0,2,4)B 、F(A,B,C)=刀m(1,5,6,7)C 、F(A,B,C)=刀m (0,2,3,4)D 、F(A,B,C)=刀m(3,4,6,7)1、 2、 1、(1100110 B =( )8421BCD =()D =()H =( 2、 （178 ） 10=（将数1101.11B 转换为十六进制数为（ )2=(8421BCD =()16=(A. D.C HB. 15.3HC. 12.E HD. 21.3H3、 在下列一组数中，最大数是（ A. （258）D B.（100000001 ）B4、若用8位字长来表示，（- C.(103)HD =( D.(001001010111 >421BCD)原1、2、 3例： 1、 一个班级中有四个班委委员, 召开，其逻辑关系属于（A 与B 、或 C2、 数字电路中使用的数制是（ A 二进制B.八进制如果要开班委会, ）逻辑关系。

、非 ）。

C .十进制必须这四个班委委员全部同意才能D. 十六进制3、和逻辑式 AB 表示不同逻辑关系的逻辑式是（A. A+BB. A £C. A -B + BD. AB +AD.自然二进制码4、逻辑函数A + B+C+D B. A+B+C+D C. A + B+C+D D. A + B+C + D由于约束项的值始终为0 ,所以化简时在卡诺图的相应位置上应填入 n 变量的全部最大项的逻辑乘恒为 0。

（） 公式法化简：=A + ABC +ACD +CE + DE丫(A , B, C, D)=5： m (0,4,6,8,10,12,14) Y=ACD +ABCD +ABD 约束条件：AB+AC=010、求下列函数的反函数F =(A +B) (A + BD) +C11、求下列函数的对偶式F = ABC +CD + AD第三章集成逻辑门电路1、 集成逻辑门使用时注意事项2、 集电极开路门、三态门、CMOS!输门的使用方法例:3、下列几种逻辑门中，不能将输出端直接并联的是 A.三态门B.与非门C.OC 门D.OD 门5、 和A+B+C+D 目邻的最大项为（A. 6、 9、 用卡诺图化简法将下列函数画成最简与或式、或与式1、 下列几种TTL 电路中，输出端可实现线与功能的电路是（ A 、或非门B、与非门 C 、异或门2、 三态门输出端的三种状态分别是高电平状态，低电平状态和（A.无电平输出状态B.低阻抗输出状态C.高阻抗输出状态B 、与非门 D 、OC 门）D.无阻抗输出状态()。

12、试写出图题各逻辑图的表达4、下列几种逻辑门中，不能将输出端直接并联的是A.三态门B.与非门4、 编码器：用文字、符号或者数码表示特定信息的过程称为编码；实现编码的电路称 为编码器。

5、C. oc 门5. TTL 与非门的输入端在以下四种接法中,A.输入端接地在逻辑上属于输入高电平的是B.输入端接同类与非门的输出电压0.3V6.门电路使用时需要外接负载电阻和电源的是 ______ 。

A.与门B.与非门C.异或门D. OC 门7.以下电路中常用于总线应用的有（）C.漏极开路门D.CMOS 与非门A.TSL 门B.OC 门 8下列门电路输出的是（U lLc 、高阻态 D 、不确定9、对于LSTTL 与非门电路, A.输入端悬空会造成逻辑出错10k以下说法错误的是（） B.输入端接510K Q 的大电阻接地相当于接高电平 C. 输入端接510Q 的小电阻接地相当于接低电平 D. 输入端接低电平时有电流从门电路中流出第四章组合逻辑电路1、 组合逻辑电路的特点；2、 组合逻辑电路的分析方法；分析步骤：逻辑图逻辑表达式 化简 真值表 说明功能3、组合逻辑电路的设计方法;设计步骤：逻辑抽象列真值表 写表达式化简或变换画逻辑图二进制编码器编码原则：N 位二进制代码可以表示2N个信号，则对M 个信号编码时，应由2N< AM 来确定位数N 。

卜进制编码器：用4位二进制代码对0 - 9十个信号进行编码的电路5、译码器：译码是将具有特定含义的二进制代码翻译成原始信息的过程。

能够实现译 码功能的的电路叫做译码器。

译码是编码的反过程。

二进制译码器二-十进制译码器 显示译码器A o Y m-1芯片：74LS138应用实例：逻辑函数发生器 例: Z=ABC+BC+ABC 6、数据选择器：能够从多路数据输入中选择一路作为输出的电路。

8选1数据选择器74LS151, 4 选一数据选择器74LS153Y o 输入n 位 进制代码A iY i 输出m 个 信号m = 2nY o Y l Y 2 Y 3 Y 4 Y 5 Y 6 Y 7X X X X X X XY o Y 1Y 2 Y 3 Y 4 Y 5 Y 6 Y 774LS138 A o A i A 2 ST C ST B ST A nTnA o A i A 2输入输 出S I££££ 耳X1XXX1 11 1 1 1 1 1 0 X XXX 1 1 1 1 1 1 1 1 1 0 0 0 00 1 1 1 1 1 1 1 1 0 0 0 11 0 1 1 1 1 1 1 1 0 0 1 01 1 0 1 1 1 1 1 1 0 tt 1 11 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 01 1 1 1 1 1 0 1 10 1 1 1 1 11111 1主要应用：函数发生器，实现下列函数，分别用上面两种选择器。

例: 丫 =C+AB +AB + ABC1、一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至 少 位二进制数才能满足要求。

2、欲使译码器74LS138完成数据分配器的功能，其使能端ST A 接输入数据D （或D ），而ST B 应 接 ，ST C 应接 。

3、 共阴LED 数码管应与输出 _________ 电平有效的译码器匹配，而共阳 LED 数码管应与输出 _______ 电平有效的译码器匹配。

4、 一位数值比较器的逻辑功能是对输入的有_____________ 、 ___________ 、 ____ 数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的；）普通编码器和优先编码器在某一时刻都只能输入一个编码信号。

（）已知全加器真值表，试用一片 74LS138和尽可能少的门实现全加器，。

其中A i 、B i为加数，C i -1为低位来的进位，S i 为本位和，C i 为向高位的进位。

AoAl Ag755 132-10 -y-y-F_____ 数据进行比较，它 三个输出端。

5、6、 八输入端的编码器按二进制数编码时，输出端的个数是（ A . 2个 B . 3个 C . 4个 D . 8个）。

7、 9、 >74LS1S8STc要求：写出简要的分析过程，并画出电路图。

10、试分析下图逻辑电路，写出逻辑表达式和真值表,第五章集成触发器 1、 基本触发器的电路结构及工作原理； 2、 时钟触发器：RS 触发器、D 触发器、JK 触发器、 特性表、时序波形图 3、 边沿触发器的时序波形图的画法。

例：1、正边沿D 触发器，在时钟脉冲CP 正边沿到来前 则CP 正边沿后为（）2、对于JK 触发器的两个输入端，当输入信号相反时构成 同时构成 ____________________ 虫发器。

3、由与非门构成的基本RS 触发器，当R=0,S=1时，则（D •主从JK 触发器 “1态，应在异步复位端R D 和异步置位端S D 分别加（）电平信号。

A B G1s C A B G1s C 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 10 1 0 1 1 0 0 1 0 111 11111A 0 Y 7A 1 Y 6 A 2Y 5 74LS138Y 4Y 3 ST A Y 2 ST B Y 1 ST C Y 0y > A 、Q=0 B 、Q 不定 C 、Q = 1 D 、Q=1A 、Q=1B 、Q=0 4、下列触发器具有空翻现象（）A.基本RS 触发器 B•边沿D 触发器 C 、Q=0D 、Q 不定C 、6、R D =0, S D =0 R D = 1, S D =0设边沿D 触发器初始状态为0状态，试画出输出端Q 1的波形。

B 、R D =0, S D = 1R D =1,S D = 1表达式化简后再画出新的逻辑图。

T 触发器、T '触发器的特性方程、D 为1,而CP 正边沿后D 变为0, _触发器，当输入信号相C .同步D 触发器5、预将触发器置为 A BA B CCPIi I I' I I i I I Illi' I I I I ICPQ 27、请根据图形画出输出波形。

JLIJ Q>C1KJIK 第六章时序逻辑电路 1、 时序逻辑电路的特点 2、 时序逻辑电路的分析方法、步骤 3、 寄存器 4、 计数器（异步、同步） 5、 用集成计数器芯片构成N 进制计数器的方法 反馈清零法（同步、异步） 反馈置数法 6、 计数器的级联 7、 同步计数器的设计方法 例 1、 欲实现模10计数器，至少需要 2、 ________ 型时序电路的输出不仅与电路内部的状态有关，且与外输入有关。

型时序电路的输出仅与电路内部的状态有关。

个触发器。

3、 为了将一个字节数据串行移位到移位寄存器中，必须要 4、 一个四位二进制减法计数器的起始值为 1001，经过100个时钟作用之后的值 个时钟脉冲。

A.1100 B.0100 C.1101 D.0101 5、指出下列电路中能够把串行数据变成并行数据的电路应该是 —A.JK 触发器B.3/8线译码器C.移位寄存器D.十进制计数器1DC1Q 26、把一个五进制计数器与一个四进制计数器串联可得到7、同步计数器和异步计数器比较，同步计数器的显著优点是A.工作速度高B.触发器利用率高C.电路简单 D.不受时钟CP 控制。

合集下载

数字电子技术复习题

数字电子技术复习题

一、填空题1. 二进制数对应的十六进制数为 BF ，十进制数为 191 。

2. 8421BCD 码中的1000代表十进制数的 8 。

3. 逻辑函数F A B CD =++的非函数F =()AB C D +。

4. TTL 三态输出门电路有 低电平 、 高电平 、 高阻 三种状态。

5. 漏极开路(OD)门工作时必须外接 电压 和 电阻 ，多个OD 门输出端并联到一起可实现 线与 功能。

6. 锁存器是一种对脉冲 电平 敏感的存储单元电路，而触发器是一种对脉冲 边沿 敏感的存储电路。

7. 触发器有 两 个稳态，存储8位二进制信息要 8 个触发器。

8. J-K 触发器的特性方程为： 1n nn Q JQ KQ +=+ 。

9. (.1011)2 = ( )8 = ( )16。

10. 5421BCD 码中的1001代表十进制数中的 6 。

11. 已知逻辑函数的对偶式为AB +CD BC +，则它的原函数为()()A B C D B C +⋅++。

12. T 触发器的特性方程为： 。

13. 集电极开路(OC)门工作时必须外接 电压 和 电阻 ，多个OC 门输出端并联到一起可实现 线与 功能。

14．一个基本SR 锁存器在正常工作时，不允许输入R =S =0的信号，因此它的约束条件是10R S R S +=⋅=或。

15 锁存器 是一种对脉冲电平敏感的存储单元电路，而 触发器 是一种对脉冲边沿敏感的存储电路。

16. 已知逻辑函数的非函数为A B CD ++，则它的原函数为()AB C D +。

二、单项选择题1．下列信号中，（ B ）是数字信号。

A ．交流电压B ．开关状态C ．交通灯状态D ．无线电载波 2. 以下代码中为无权码的为（ B ）。

A ．8421BCDB ．格雷码C ．2421BCD 码 D ．5421BCD 3. 以下门电路中常用于总线传输的为（ A ）。

A ．三态(TSL)门B ．集电极开路(OC)门C ．漏极开路(OD)门D ．CMOS 与非门 4.下列电路中，不属于组合逻辑电路的是（ C ）。

数字电子技术基础复习资料

数字电子技术基础复习资料

数字电⼦技术基础复习资料数字电⼦技术基础⼀、单项选择题1、下列⼏种A/D 转换器中，转换速度最快的是A 、并⾏A/D 转换器B 、计数型A/D 转换器C 、逐次渐进型A/D 转换器 D 、双积分A/D 转换器2、 L=AB+C 的对偶式为：A 、 A+BCB 、（ A+B ）C C 、 A+B+CD 、 ABC 3、为了将三⾓波换为同频率的矩形波，应选⽤A 、施密特触发器B 、单稳态触发器C 、多谐振器D 、计数器4、⼗⼆进制加法计数器需要多少个触发器构成。

A 、8B 、16C 、4D 、35、全加器与半加器的区别为A 、不包含异或运算B 、加数中包含来⾃低位的进位C 、⽆进位D 、有进位6、电源电压为+12V 的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压△VT 为A 、4VB 、6VC 、8VD 、12V7、将代码(10000011)8421转换为⼆进制数C 、（10000011）2D 、（000100110001）28、异或门电路的表达式为A 、B A ⊕ B 、B A AB +C 、B A B A +D 、B A B A + 9、逻辑函数F=AB+BC 的最⼩项表达式为 A 、F=m2+m3+m6 B 、F=m2+m3+m7C 、F=m3+m6+m7D 、F=m3+m4+m710、下列描述不正确的是A 、时序逻辑电路某⼀时刻的电路状态取决于电路进⼊该时刻前所处的状态。

B 、寄存器只能存储⼩量数据，存储器可存储⼤量数据。

C 、主从JK 触发器主触发器具有⼀次翻转性D 、上⾯描述⾄少有⼀个不正确11、⼀个数据选择器的地址输⼊端有3个时，数据信号输出最多可以有⼏个。

A 、4B 、6C 、8D 、1612、⼆进制数（11111011）2转换成⼗六进制数Ａ、FB Ｂ、FC Ｃ、251 Ｄ、37313、以下式⼦中不正确的是 A 、1?A ＝A B 、A ＋A=A C 、B A BA +=+ D 、1＋A ＝114、在四变量卡诺图中，逻辑上不相邻的⼀组最⼩项为：A 、m 1 与m 3B 、m 4 与m 6C 、m 5 与m 13D 、m 2 与m 815、有⼋个触发器的⼆进制计数器，它们的计数状态最多有⼏种。

数字电子技术复习资料

数字电子技术复习资料

数字电子技术复习资料数字电子技术复习资料数字电子技术是现代电子技术中的重要分支，它以数字信号的处理和传输为核心，广泛应用于计算机、通信、控制等领域。

本文将为大家提供一份数字电子技术的复习资料，希望能够帮助大家系统地回顾和巩固相关知识。

一、数字电路基础知识数字电路是数字电子技术的基础，了解数字电路的基本概念和特点对于深入理解数字电子技术至关重要。

1. 逻辑门：逻辑门是数字电路的基本构建单元，常见的逻辑门包括与门、或门、非门等。

它们通过逻辑运算实现不同的功能，如与门实现与运算，或门实现或运算。

2. 布尔代数：布尔代数是描述逻辑运算的数学工具，它通过与、或、非等逻辑运算符号表示逻辑关系。

深入理解布尔代数的基本原理和运算规则，对于设计和分析数字电路至关重要。

3. 真值表：真值表是逻辑函数的一种表示形式，它列出了逻辑函数在不同输入组合下的输出值。

通过真值表可以直观地了解逻辑函数的逻辑关系。

二、组合逻辑电路组合逻辑电路是一种由逻辑门构成的数字电路，它的输出仅依赖于当前的输入。

了解组合逻辑电路的基本原理和设计方法，对于理解和设计复杂的数字电路至关重要。

1. 真值表和逻辑函数：通过真值表可以得到逻辑函数的表达式，通过逻辑函数可以设计出对应的组合逻辑电路。

2. 卡诺图：卡诺图是一种用于简化逻辑函数的工具，通过画出逻辑函数的卡诺图，可以直观地找出逻辑函数的最简表达式。

3. 编码器和解码器：编码器和解码器是常用的组合逻辑电路。

编码器将多个输入信号转换为较少的输出信号，解码器则将较少的输入信号转换为多个输出信号。

三、时序逻辑电路时序逻辑电路是一种在组合逻辑电路的基础上加入了时钟信号的数字电路，它的输出不仅依赖于当前的输入，还依赖于过去的输入。

了解时序逻辑电路的基本原理和设计方法，对于理解和设计时序电路至关重要。

1. 触发器：触发器是时序逻辑电路的基本构建单元，它可以存储和传输信息。

常见的触发器包括RS触发器、D触发器、JK触发器等。

《数字电子技术》复习题

《数字电子技术》复习题

《数字电子技术》复习题（一）一、填空题1．数制转换：( 143 ）10= ( )2 = （ ）8。

2．按逻辑功能的不同特点，数字电路可分为 和 两大类。

3．8线－3线编码器是由 位二进制数表示 个信号的编码电路。

4．同步D 触发器的特性方程为 。

5．时序逻辑电路的逻辑功能可以用 、 和 等方程式表示。

二、单项选择题1．(33)10转化为二进制是（ ）2。

（A) 100001 ； (B ） 10001 ； （C ） 100010 ； （D) 1000001 2．下列各式中,为四变量A 、B 、C 、D 最小项的是： .(A ） ABCD ； （B ） AB （C+D) ； （C) A +B+C+D ； （D) A+B+C+D 3．8421 BCD 码译码器的数据输入线与译码输出线的组合是 。

(A ） 4﹕6 ； (B) 1﹕10 ; (C) 4﹕10 ； (D ） 2﹕4 4．四个逻辑变量的取值组合共有 。

(A ） 8 ； （B) 16 ; （C ） 4 ； (D) 155．已知逻辑函数B A B A Y +=，函数值为1的A ，B 取值组合是： 。

（A ） 00,11 ； （B) 01，00 ； （C) 01,10 ； (D) 01，11 6．组合逻辑电路通常由 组合而成.(A) 门电路 ； (B ） 触发器 ； （C ） 计数器 ； (D ） 存储电路 7．若在编码器中有50个编码对象，则其输出二进制代码位数应为 位. (A ) 5 ; （B ） 6 ； (C ） 10 ; (D ） 508．8线—3线优先编码器的输入为70I I -，当优先级别最高的7I 有效时，其输出012Y Y Y 的值是 。

(A) 111 ； (B ） 010 ； (C ） 000 ； (D) 101 9．十六路数据选择器的地址输入（选择控制）端有 个. (A) 16 ； （B ） 2 ； (C ） 4 ； (D) 8 10．JK 触发器在CP 作用下,若状态必须发生翻转，则应使 。