3.1、采样保持电路

一、采样保持电路结构的选择常见的采样保持结构有以下两种：图1、电荷传输型采样保持电路图2、电容翻转型采样保持电路图3、图1，图2所用的时钟信号工作原理：一、电荷传输型采样保持电路首先Φ1、Φ1’为高电平，采样电容CS 对输入信号进行采样，然后Φ1’比Φ1提前0.4ns 进入下降沿，此时x 点为高阻状态，故当Φ1变为低电平，即ks1开关关断时，x 点不再导通，即抑制了开关ks1的电荷注入效应。

当Φ2为高电平的时候，Φ1、Φ1’此时为低电平，电路进入保持状体。

CS 上的差分电荷就传到了Cf 上，此时差分输出电压即为差分输入电压（CS=Cf ）。

二、电容翻转型采样保持电路首先Φ1、Φ1’为高电平，采样电容CS 对输入信号进行采样，然后Φ1’比Φ1提前0.4ns 进入下降沿，此时x 点为高阻状态，故当Φ1变为低电平，即ks1开关关断时，x 点不再导通，即抑制了开关ks1的电荷注入效应。

当Φ2为高定平时，采样电容C 的左端接放大器的输出端，因为输出共模电平等于输入共模电平，所以采样保持电路的输出等于采样保持电路的输入。

对两种结构进行对比。

1、 所需放大器的带宽。

为简化分析我们将其简化为单极点系统，则放大器的传输函数为：()1A A S sω=+ (1)式中：A 表示低频增益，0ω为3dB 带宽。

将放大器接成闭环后，其闭环传输函数为：00/(1/)/(1)()1/(1)11/A s A fA Ac S Af s fA s ωωω++==++++ （2） 其中f 为反馈系数。

则该闭环系统的时间常数为： τ=01/fA ω= 1/n f ω (3) 其中n ω为运放的单位增益带宽对于单位阶跃输入信号，闭环系统输出阶跃响应为： Vout （t ）= /1(1)()t e u t f-τ- （4）同样我们要求输出的误差必须小于1/2LSB ，得/t e -τ<112N + (5)从（3）、（5）我们可得11ln 2N n pft ω+>（6） 其中p t 为信号建立时间，大约为3/8T 。

一、采样保持电路的引入在A/D转换期间，为了使输入信号不变，保持在开始转换时的值，通常要采用一个采样保持电路。

对于MCS-96单片机的A/D转换器，启动转换实际上是把采样开关接通，进行采样，过一段时间后，开关断开，采样电路进入保持模式，才是A/D真正开始转换二、采样保持电路的原理A/D转换需要一定时间，在转换过程中，如果送给ADC的模拟量发生变化，则不能保证精度。

为此，在ADC前加入采样保持电路，如图下所示。

采样保持电路有两种工作状态：采样状态和保持状态。

1、采样状态：控制开关K闭合，输出跟随输入变化。

2、保持状态：控制开关K断开，由保持电容C维持该电路的输出不变。

运算放大器A2：典型的跟随器接法。

输入阻抗：高阻。

保持状态（K分）下Ch放电小，保持电压不变。

输出阻抗：小。

采样保持电路的负载能力大。

运算放大器A1：K闭合时为跟随器。

（不关心K断开的情况）。

输入阻抗：高阻。

对输入信号的负载能力要求小。

输出阻抗：小。

采样状态时，Ch上的电压快速跟随输入变化。

控制开关K：由接口电路控制。

三、采样采样脉冲的频率由下图可知,采样脉冲的频率ｆｓ(ｆｓ=1/Tｓ)越高,采样越密,采样值越多,采样信号的包络线越接近输入信号的波形.假设输入信号的最高频率为ｆｍ,则根据采样定理知:当采样频率ｆｓ＞2ｆｍ时,采样信号可正确反映输入信号。

通常对直流或缓变低频信号进行采样时可不用采样保持电路。

三、加入S/H后模／数转换控制过程加入S/H后，整个模/数转换过程如下图所示。

1、CPU经接口电路使K闭合（启动采样）。

2、CPU经接口电路使K断开（保持）。

（*）3、CPU向ADC发出启动转换信号（转换或称量化）。

（*）4、查询A/D转换完成否，或使用中断方式。

5、读取转换后的数字。

6、在实际硬件设计中，一般第②、③步设计为用一条指令完成。

四、多路转换模拟开关1、原理由于计算机在任一时刻只能接收一路模拟量信号的采集输入，当有多路模拟量信号时需通过模拟转换开关，按一定顺序选取其中一路进行采集。

目录1引言 (1)2采样保持电路基本理论分析及主要设计考虑 (3)2.1基本采样保持电路的分析 (3)2.2采样保持电路的性能指标 (3)2.3采样保持电路结构分析及选择 (4)2.3.1采样保持的基本结构 (4)233电荷重分配式采样保持电路 (5)2.3.4电容翻转式采样保持电路 (5)3采样保持电路的设计与实现 (8)3.1采样保持电路的整体结构 (8)3.2采样保持运算放大器的设计 (10)3.2.1运算放大器的性能参数 (10)3.2.2几种运放的结构比较 (11)3.2.3采样保持放大器的设计与仿真 (12)3.2.4偏置电路的设计 (15)3.3开关电容的选取 (16)3.4采样开关的设计 (17)3.4.1MOS开关简介 (18)3.4.2MOS开关非理想因素的分析 (18)3.4.3栅压自举开关 (18)3.4.4时钟产生电路的设计 (20)3.5采样保持电路总体仿真 (23)4采样保持模块版图实现 (25)4.1版图设计基本原则 (25)4.2采样保持电路版图实现 (25)4.2.1整体设计布局 (25)4.2.2元器件版图设计 (26)4.2.3各个模块的版图设计 (27)4.2.4整体版图设计 (29)5总结 (31)谢辞..................................................................................................................... 错误！未定义书签。

参考文献 (32)附录1 (33)1引言近几年微电子技术发展十分迅速，数字信号技术已经十分广泛，在生产生活中变得越来越重要，很多模拟电路在数字领域也变得能够实现⑴。

模数转换器（ADC）是数字信号和模拟信号的接口，已近成为各种数字系统中必不可少的一个模块，它对整个数字系统有着十分巨大的作用。

模数转换电路的发展趋势是高分辨率、高转换速率、低功耗方向发展；采样保持电路，它与模数转换器有着相同的发展方向。

采样保持电路名词解释，采样保持器作用是什么？一文给你讲清楚主要是关于：采样保持名词解释、采样保持电路工作原理、采样保持电路功能、采样保持电路作用以及采样保持电路设计。

一、采样保持名词解释采样保持电路从模拟输入信号中提取样本并将它们保持特定时间段，然后输出输入信号的采样部分。

采样保持电路仅适用于对几微秒的输入信号进行采样。

采样保持电路由开关器件、电容和运算放大器组成。

电容是采样和保持电路的核心，因为它是保持采样输入信号并根据命令输入将其提供到输出端的电路。

采样电路主要用于模数转换器，以消除输入信号中的某些变化，这些变化可能会破坏转换过程。

最简单的采样保持电路原理图如下图所示。

最简单的采样保持电路•Vs：输出信号•C：电•S：作为开关工作的 MOS 晶体管•Va：输入信号二、采样保持电路典型的采样保持电路框图如下：采样保持电路框图一般施加的输入电压信号是连续变化的模拟信号。

提供命令输入来触发输入信号的采样和保持。

命令输入只不过是一个开/关信号，用于开始/停止输入信号的采样，一般是PWM。

采样和保持过程取决于命令输入。

当开关闭合时，信号被采样，当它打开时，电路保持输出信号。

开关的开/关状态由指令输入控制。

时钟脉冲激活开关(S)。

根据时钟脉冲，输入信号被采样或保持为最近采样的值。

当时钟脉冲为高电平时对输入信号进行采样，并在时钟脉冲为低电平时保留这些值。

该电路可以在两种模式下工作，这取决于采样和保持时钟信号的逻辑电平。

时钟切换的输入脉冲和电路的输出如下图所示。

开关时钟脉冲和电路输出三、采样保持电路功能及工作原理采样保持电路的工作原理可以通过其组件的工作原理来简单理解。

构建采样保持电路的主要部件包括一个 N 沟道增强型 MOSFET、一个电容和一个高精度运算放大器。

作为开关元件，使用了 N 沟道增强型 MOSFET。

输入电压通过其漏极端子给出，控制电压也通过其栅极端子给出。

当施加控制电压的+ve 脉冲时，MOSFET将处于激活状态。

第三章高性能的ADC和DAC模数转换时一种将模拟输入信号转换成N位数字输入信号的技术。

在进行AD转换时通常需要输入信号保持不变，才能保证转换的正确性。

因此需要对输入信号进行采样和保持。

先介绍采样和保持放大器(简称采保)。

问题：一般在哪几种情况下必须使用采保？3.1采样与保持放大器(Sample & Hold Amplifier)1.框图采样与保持放大器是一种具有2个输入(信号输入和控制输入)，一个输出的电路。

两种工作模式(1)采样Sample(跟踪Track)模式：输出精确地跟踪输入的变化，直到出现保持命令。

(2)保持模式(Hold)：输出保持控制命令出现时刻的输入信号的最终值。

2.S/H放大器的用途(1)最主要的用途：作为ADC的驱动器。

如：逐次比较和分量程ADC都要求在数模转换期间输入信号保持不变(像直流)。

(2)多通道同步采样系统。

(3)峰值检波器，延迟线。

3.S/H放大器的基本电路电路构成：四部分。

输入放大器A1，储能元件(保持电容，外接)C，输出缓冲器A2和开关驱动器(1)储能元件：是S/H放大器的心脏，其上的电压在保持期间要求基本不变，在采样期间要能精确跟踪输入信号的变化。

(2)输入放大器：要求具有高输入阻抗，以减少对前级影响。

其输出可作为一个低输出阻抗的信号源，用来对保持电容充电。

(3)输出放大器：要求其输入阻抗极高，以减少保持期间对保持电容的放电。

(4)开关驱动器：用来切换两种工作模式。

要求导通时开关内阻小，关断时阻抗大。

保持电容的容值：大，利于保持不利于跟踪；小，利于跟踪不利于保持；4.S/H放大器的技术指标分两种模式来讨论技术指标，分为静态和动态两类。

(1)跟踪模式(和普通的放大器一样)1)失调：对零输入，输出随时间和温度对零点的偏移。

2)非线性：输出作为输入的函数，该曲线对理想直线的偏差，一般用满标度的百分数表示。

3)增益：输入到输出的直流传递函数的值。

4)调整时间：输入为满标度阶跃信号时输出达到规定的满标度范围内所要求的时间(也称为：acquisition time)。

采样电路的工作原理采样电路是一种重要的电子电路，用于将连续信号转换为离散信号，以便进一步进行数字化处理。

它在许多领域中得到广泛应用，如通信系统、音频处理、医学仪器等。

采样电路主要由采样保持电路和模数转换器两部分组成。

采样保持电路负责将连续信号按照一定的时间间隔进行取样，并将取样值保持住。

模数转换器则负责将保持住的信号进行数字化处理，转换成数字信号。

采样保持电路的工作原理是通过开关和储存电容器来实现的。

当开关打开时，电容器充电，接收到的输入信号会逐渐提高，直到达到与输入信号相等的电压。

当开关关闭时，电容器上的电压被保持住，并通过后续的模数转换器进行处理。

采样的频率是一个关键参数，称为采样频率。

采样频率需要满足奈奎斯特采样定理（Nyquist采样定理）的要求，即采样频率要高于被采样信号最高频率的两倍。

这样才能充分还原原始信号，避免出现混叠失真。

在采样保持过程中，存在一个称为采样保持时间的参数，指的是采样电路在切换状态（打开或关闭）之间所需的时间。

采样保持时间越短，采样电路越能快速响应输入信号的变化，但过短的采样保持时间可能导致信号失真。

模数转换器是采样电路的另一个重要组成部分，它将保持住的采样信号转换为数字信号。

常见的模数转换器有两种，即逐次逼近型模数转换器和闪存型模数转换器。

逐次逼近型模数转换器是一种较为常见的模数转换器。

它采用递归比较技术，通过与已知参考电压进行比较，逐步逼近输入信号的电压值。

逐次逼近型模数转换器的转换速度较慢，但精度较高，可达到12-16位的分辨率。

闪存型模数转换器是一种速度较快的模数转换器。

它通过一组电压比较器和编码器来实现高速转换。

闪存型模数转换器的主要特点是转换速度快，但成本较高，适用于高速采样和较低精度的应用。

总体而言，采样电路的工作原理可以概括为按一定频率对输入信号进行取样，并通过保持电路将取样值保持住。

通过模数转换器将保持住的信号转换为数字信号，以便进行进一步的数字信号处理。

采样-保持电路采样一保持（S/H ）电路具有采集某一瞬间的模拟输入信号，并根据需要保持并输出 所采集的电压数值的功能。

S / H 电路广泛应用于多路快速数据检测系统。

采样一保持电路基本工作原理及性能1、S/H 电路基本工作原理S/H 电路的原理电路、电路符号及波形如图所示。

S/H 电路的原理电路、电路符号及波形 电路中，SW 为模拟电子开关，其状态由逻辑控制信号vc 控制.CH 为保持电容，其两端电压即为S/H 电路输出电压vo.当控制信号vc 为高电平“1”时，模拟电子开关SW 闭合S/H 电路进入采样状态，输入信号vs （t ） 迅速对CH 充电，vo （t ）精确地跟踪输入信号；当vc 为低电平“0”时，SW 断开CH 立即停止充电S/H 电路进入保持状态，vo （t ）保持SW 断开瞬间的输入信号电压值不变。

理想采样一保持特性如图（c ） 所示，其数学表达式为5（力Qc = T”,采样期）v s （t D ）（玫=“0”,保持期）式中，to 为逻辑控制信号vc 从“1”变为“0”的时间。

实际的采样一保持电路，常需设置缓冲级把模拟开关SW/保持电容CH 与信号源及负载隔离开，以 提高采样一保持电路的性能.2、S/H 电路性能指标6）电路符号（。

）波弗S/H电路的主要性能指标有采样时间、断开时间；采样精度、保持精度等.（1）采样时间和断开时间S/H电路由保持状态变为采样状态，或由采样状态变为保持状态并不是瞬间完成，需要一定的时间。

从发出采样指令开始到输出信号达到所规定的误差范围内的数值为止，所需的时间称为采样时间（又称捕捉时间），一般为0。

1~10^$数量级。

从发出保持指令开始到模拟开关断开,输出稳定下来为止,所需的时间称为断开时间（又称孔径时间），一般为10〜150门$数量级.采样时间长，电路的跟踪特性差；断开时间长，电路的保持特性不好。

两者都限制了5 /H电路工作频率的提高，即限制了电路工作速度。

采样保持电路基本知识1、采样保持电路原理采样保持电路能够跟踪或者保持输入模拟信号的电平值。

在理想状况下，当处于采样状态时，采样保持电路的输出信号跟随输入信号变化而变化；当处于保持状态时，采样保持电路的输出信号保持为接到保持命令的瞬间的输入信号电平值。

一个典型的采样保持电路模型如图1 所示。

图1 采样保持电路基本模型当电路处于采样状态时开关导通，这时电容充电，如果电容值很小，电容可以在很短的时间内完成充放电，这时，输出端输出信号跟随输入信号的变化而变化；当电路处于保持状态时开关断开，这是由于开关断开，以及集成运放的输入端呈高阻状态，电容放电缓慢，由于电容一端接由集成运放构成的信号跟随电路，所以输出信号基本保持为断开瞬间的信号电平值。

2、采样保持电路的主要技术指标采样保持电路有采样和保持两种工作状态，这两种工作状态对于电路的性能，整个A/D转换部分性能都有很大的影响。

在这两种不同的模式下，电路的特点也有一定的差别，下面根据采样保持电路两种不同的工作状态来分析其主要技术指标。

2.1采样状态下的主要技术指标偏移电压，是指在采样模式下，当输入端电压为零时，输出端的输出电压值。

为了保证A/D转化芯片能够准确地采样，偏移电压的值应当满足Vof<Vfs/2^(n+1)其中，Vof为偏移电压，Vfs为A/D 芯片的满量程电压，n 为A/D芯片的位数。

最大变化频率，是指在采样模式下，输出电压最高的变化频率。

这个频率值受到保持电容容值大小的影响，对系统的工作频率有一定的限制作用。

2.2保持状态下的主要技术指标降压速率，是指在保持模式下，输出端的输出电压值随输入时间变化的速率。

降压速率满足：dVc/dt = Ic/Ch其中，Vc为电容两端的电压值，Ic为流经电容的电流值，Ch为保持电容的容值。

馈通衰减量，是指在保持模式下，输入信号的电压值到经过采样保持电路后，在输出端输出时的减少量。

为了使A/D芯片能够准确地采样出信号，馈通衰减量小于A/D芯片的最低有效位LSB 的1/2。