采样保持电路ppt课件

一、采样保持电路结构的选择常见的采样保持结构有以下两种：图1、电荷传输型采样保持电路图2、电容翻转型采样保持电路图3、图1，图2所用的时钟信号工作原理：一、电荷传输型采样保持电路首先Φ1、Φ1’为高电平，采样电容CS 对输入信号进行采样，然后Φ1’比Φ1提前0.4ns 进入下降沿，此时x 点为高阻状态，故当Φ1变为低电平，即ks1开关关断时，x 点不再导通，即抑制了开关ks1的电荷注入效应。

当Φ2为高电平的时候，Φ1、Φ1’此时为低电平，电路进入保持状体。

CS 上的差分电荷就传到了Cf 上，此时差分输出电压即为差分输入电压（CS=Cf ）。

二、电容翻转型采样保持电路首先Φ1、Φ1’为高电平，采样电容CS 对输入信号进行采样，然后Φ1’比Φ1提前0.4ns 进入下降沿，此时x 点为高阻状态，故当Φ1变为低电平，即ks1开关关断时，x 点不再导通，即抑制了开关ks1的电荷注入效应。

当Φ2为高定平时，采样电容C 的左端接放大器的输出端，因为输出共模电平等于输入共模电平，所以采样保持电路的输出等于采样保持电路的输入。

对两种结构进行对比。

1、 所需放大器的带宽。

为简化分析我们将其简化为单极点系统，则放大器的传输函数为：()1A A S sω=+ (1)式中：A 表示低频增益，0ω为3dB 带宽。

将放大器接成闭环后，其闭环传输函数为：00/(1/)/(1)()1/(1)11/A s A fA Ac S Af s fA s ωωω++==++++ （2） 其中f 为反馈系数。

则该闭环系统的时间常数为： τ=01/fA ω= 1/n f ω (3) 其中n ω为运放的单位增益带宽对于单位阶跃输入信号，闭环系统输出阶跃响应为： Vout （t ）= /1(1)()t e u t f-τ- （4）同样我们要求输出的误差必须小于1/2LSB ，得/t e -τ<112N + (5)从（3）、（5）我们可得11ln 2N n pft ω+>（6） 其中p t 为信号建立时间，大约为3/8T 。

单片采样保持电路现在已有多种单片采样保持电路的产品。

图5.4-72是单片采样保持电路LF398。

该电路在作为单位增益跟随器使用时，其DC增益精度为0.002%到0.01%时获得时间为6US。

输入阻抗为10的10次方欧姆。

在保持电容为1UF时，输入下降特性为5MV/MIN。

该芯片在±5~±18V之间的任何一种电源电压下工作。

LF198／298／398是单片采样保持放大器，它利用BI-FET技术获得超高的直流(DC)精度，具有信号快速采样和低下降率。

作为单位增益跟随器工作，DC增益精确度典型值为0．002％，采样时间低于6μs时达到0．01％。

一个双极性输入级用于完成低失调电压和宽频带，一个信号输入端实现输入失调的调节而不会降低输入失调漂移的要求。

宽的频带允许LF198／298／398内部包含1MHz反馈环路运算放大器，而不会出现不稳定问题。

输入阻抗1010Ω允许将其用于高阻信号源而不会降低精度。

在输出放大器中采用P沟道结型场效应管(JFET)与双极性器件结合，用一个1μF保持电容器时可获得5mV／分钟的低下降率。

JFET与早期设计使用的MOS器件相比噪声低得多，并且高温稳定性好。

整个芯片设计确保在保持模式下，不存在从输入到输出的直通，即使在信号等于电源电压时也是如此。

LF198／298／398逻辑输入端是具有低输入电流的完全差分输入，允许直接连接TTL、PMOS、CMOS信号电平，差分阈值为1．4V。

LF198／298／398及LF198A／398A等的引脚排列如图所示。

采样时间为20US的中速采样和保持电路功能及原理分析电路的功能所谓采样和保持电路，就是以任意时间取出不断变化的模拟信号，并将其电压加以保持的电路，把该电路作为A-D变换器的前级，固定变换中的模拟电压，取出瞬时值，这样使用速度较低的A-D变换器，也能处理变化速度快的信号。

此外使采样信号与基准相们同步，即可实现采样同步检波以低纹波整流超低频信号。

第三章高性能的ADC和DAC模数转换时一种将模拟输入信号转换成N位数字输入信号的技术。

在进行AD转换时通常需要输入信号保持不变，才能保证转换的正确性。

因此需要对输入信号进行采样和保持。

先介绍采样和保持放大器(简称采保)。

问题：一般在哪几种情况下必须使用采保？3.1采样与保持放大器(Sample & Hold Amplifier)1.框图采样与保持放大器是一种具有2个输入(信号输入和控制输入)，一个输出的电路。

两种工作模式(1)采样Sample(跟踪Track)模式：输出精确地跟踪输入的变化，直到出现保持命令。

(2)保持模式(Hold)：输出保持控制命令出现时刻的输入信号的最终值。

2.S/H放大器的用途(1)最主要的用途：作为ADC的驱动器。

如：逐次比较和分量程ADC都要求在数模转换期间输入信号保持不变(像直流)。

(2)多通道同步采样系统。

(3)峰值检波器，延迟线。

3.S/H放大器的基本电路电路构成：四部分。

输入放大器A1，储能元件(保持电容，外接)C，输出缓冲器A2和开关驱动器(1)储能元件：是S/H放大器的心脏，其上的电压在保持期间要求基本不变，在采样期间要能精确跟踪输入信号的变化。

(2)输入放大器：要求具有高输入阻抗，以减少对前级影响。

其输出可作为一个低输出阻抗的信号源，用来对保持电容充电。

(3)输出放大器：要求其输入阻抗极高，以减少保持期间对保持电容的放电。

(4)开关驱动器：用来切换两种工作模式。

要求导通时开关内阻小，关断时阻抗大。

保持电容的容值：大，利于保持不利于跟踪；小，利于跟踪不利于保持；4.S/H放大器的技术指标分两种模式来讨论技术指标，分为静态和动态两类。

(1)跟踪模式(和普通的放大器一样)1)失调：对零输入，输出随时间和温度对零点的偏移。

2)非线性：输出作为输入的函数，该曲线对理想直线的偏差，一般用满标度的百分数表示。

3)增益：输入到输出的直流传递函数的值。

4)调整时间：输入为满标度阶跃信号时输出达到规定的满标度范围内所要求的时间(也称为：acquisition time)。

采样保持电路（一）
采样保持电路(采样/保持器)又称为采样保持放大器。

当对模拟信号进行A/D转换时，需要一定的转换时间，在这个转换时间内，模拟信号要保持基本不变，这样才能保证转换精度。

采样保持电路即为实现这种功能的电路。

一、基本原理
在输入逻辑电平控制下出于“采样”或“保持”两种工作状态。

“采样”状态下电路的输出跟踪输入模拟信号，在“保持”状态下电路的输出保持前次采样结束时刻的瞬时输入模拟信号，直至进入下一次采样状态为止。

下图为采样/保持示意图：
最基本的采样/保持器由模拟开关、存储元件(保持电容)和缓冲放大器组成。

如下图：
当Vc为采样电平时，开关s导通，模拟信号Vi通过S向CH充电，输出电压Vo跟踪模拟信号的变化；当Vc为保持电平时，开关S 断开，输出电压Vo保持在模拟开关断开瞬间的输入信号值。

高输入阻抗的缓冲放大器的作用是把CH和负载隔离，否则保持阶段在CH上的
电荷会通过负载放掉，无法实现保持功能。

二、采样/保持器的基本结构
1、串联型
2、反馈型
3、电容校正型。

采样-保持电路采样一保持（S/H ）电路具有采集某一瞬间的模拟输入信号，并根据需要保持并输出 所采集的电压数值的功能。

S / H 电路广泛应用于多路快速数据检测系统。

采样一保持电路基本工作原理及性能1、S/H 电路基本工作原理S/H 电路的原理电路、电路符号及波形如图所示。

S/H 电路的原理电路、电路符号及波形 电路中，SW 为模拟电子开关，其状态由逻辑控制信号vc 控制.CH 为保持电容，其两端电压即为S/H 电路输出电压vo.当控制信号vc 为高电平“1”时，模拟电子开关SW 闭合S/H 电路进入采样状态，输入信号vs （t ） 迅速对CH 充电，vo （t ）精确地跟踪输入信号；当vc 为低电平“0”时，SW 断开CH 立即停止充电S/H 电路进入保持状态，vo （t ）保持SW 断开瞬间的输入信号电压值不变。

理想采样一保持特性如图（c ） 所示，其数学表达式为5（力Qc = T”,采样期）v s （t D ）（玫=“0”,保持期）式中，to 为逻辑控制信号vc 从“1”变为“0”的时间。

实际的采样一保持电路，常需设置缓冲级把模拟开关SW/保持电容CH 与信号源及负载隔离开，以 提高采样一保持电路的性能.2、S/H 电路性能指标6）电路符号（。

）波弗S/H电路的主要性能指标有采样时间、断开时间；采样精度、保持精度等.（1）采样时间和断开时间S/H电路由保持状态变为采样状态，或由采样状态变为保持状态并不是瞬间完成，需要一定的时间。

从发出采样指令开始到输出信号达到所规定的误差范围内的数值为止，所需的时间称为采样时间（又称捕捉时间），一般为0。

1~10^$数量级。

从发出保持指令开始到模拟开关断开,输出稳定下来为止,所需的时间称为断开时间（又称孔径时间），一般为10〜150门$数量级.采样时间长，电路的跟踪特性差；断开时间长，电路的保持特性不好。

两者都限制了5 /H电路工作频率的提高，即限制了电路工作速度。

采样保持电路基本知识1、采样保持电路原理采样保持电路能够跟踪或者保持输入模拟信号的电平值。

在理想状况下，当处于采样状态时，采样保持电路的输出信号跟随输入信号变化而变化；当处于保持状态时，采样保持电路的输出信号保持为接到保持命令的瞬间的输入信号电平值。

一个典型的采样保持电路模型如图1 所示。

图1 采样保持电路基本模型当电路处于采样状态时开关导通，这时电容充电，如果电容值很小，电容可以在很短的时间内完成充放电，这时，输出端输出信号跟随输入信号的变化而变化；当电路处于保持状态时开关断开，这是由于开关断开，以及集成运放的输入端呈高阻状态，电容放电缓慢，由于电容一端接由集成运放构成的信号跟随电路，所以输出信号基本保持为断开瞬间的信号电平值。

2、采样保持电路的主要技术指标采样保持电路有采样和保持两种工作状态，这两种工作状态对于电路的性能，整个A/D转换部分性能都有很大的影响。

在这两种不同的模式下，电路的特点也有一定的差别，下面根据采样保持电路两种不同的工作状态来分析其主要技术指标。

2.1采样状态下的主要技术指标偏移电压，是指在采样模式下，当输入端电压为零时，输出端的输出电压值。

为了保证A/D转化芯片能够准确地采样，偏移电压的值应当满足Vof<Vfs/2^(n+1)其中，Vof为偏移电压，Vfs为A/D 芯片的满量程电压，n 为A/D芯片的位数。

最大变化频率，是指在采样模式下，输出电压最高的变化频率。

这个频率值受到保持电容容值大小的影响，对系统的工作频率有一定的限制作用。

2.2保持状态下的主要技术指标降压速率，是指在保持模式下，输出端的输出电压值随输入时间变化的速率。

降压速率满足：dVc/dt = Ic/Ch其中，Vc为电容两端的电压值，Ic为流经电容的电流值，Ch为保持电容的容值。

馈通衰减量，是指在保持模式下，输入信号的电压值到经过采样保持电路后，在输出端输出时的减少量。

为了使A/D芯片能够准确地采样出信号，馈通衰减量小于A/D芯片的最低有效位LSB 的1/2。

采样保持电路
采样保持电路常用于输入信号变化较快或具有多路输入信号的数据采集系统中，也可用于其它一切要求对信号进行瞬时采样和存储的场合。

在A/D转换过程中，因为每次转换过程需要一定的时间，所以需要采样保持电路的配合，以便有一个稳定的采集量。

采样保持器的工作过程由外部控制信号来决定，工作过程分“采样”和“保持”两个周期。

“采样”就是要求输出信号能快速而准确地跟随信号的变化；而“保持” 则是在两次采样间隔时间内保持上一次采样结束时的状态。

采样保持电路工作原理图如上图所示，其主要由场效应管T，电容C、电阻R和运放组成。

工作原理：在采样过程中，控制信号L为高电平，场效应管相当于一个开关导通，输入电压迅速对电容C充电，此时充电电阻很小〔近似为0〕，电容电压与输入电压ui相等，经过运放电压跟随器输出到输出端uo。

在保持过程中，L为低电平，场效应管关断，电容电荷没有放电回路〔运放输入电阻为无穷大〕。

因此输出电压uo就保持在场效应管关断时的输入电压值不变。

采样保持电路原理（S-H）
采样保持电路原理(S/H)
采样保持电路(S/H)原理
A/D转换需要一定时间,在转换过程中,如果送给ADC的模拟量发生变化,则不能保证精度。

为此,在ADC前加入采样保持电路,如图8-30所示。

采样保持电路有两种工作状态：采样状态和保持状态。

采样状态：控制开关K闭合,输出跟随输入变化。

保持状态：
ADC1210是无三态输出锁存功能的A/D转换器,如图8-28所示,是12位逐次逼近式ADC,转换时间100微秒。

它的数据线不能与系统数据总线直接连接,必须通过两个具有三态锁存能力的74LS244接到数据总线上,如图8-29所示。

其中：
D11～D0：数据输出线。

数据结果为二进制反码。

输出有锁存, 但无三态功能à 接口电路中应加三态缓冲器（用74LS244）。

SC: 启动信号。

脉冲启动,要求SC的宽度等于时钟周期,用“与非门RS触发器”保证与时钟信号同步。

CC: 转换结束信号。

低电平有效,它一直持续到下次启动转换为止。

.ADC570概述。

一、米样保持电路的引入在A/D转换期间，为了使输入信号不变，保持在开始转换时的值，通常要采用一个采样保持电路。

对于MCS-96单片机的A/D转换器，启动转换实际上是把采样开关接通，进行采样，过一段时间后，开关断开，采样电路进入保持模式，才是A/D真正开始转换二、采样保持电路的原理A/D转换需要一定时间，在转换过程中，如果送给ADC的模拟量发生变化，则不能保证精度。

为此，在ADC前加入采样保持电路，如图下所示。

采样保持电路有两种工作状态：采样状态和保持状态。

1、采样状态:控制开关K闭合，输出跟随输入变化2、保持状态：控制开关K断开，由保持电容C维持该电路的输出不变运算放大器A2:典型的跟随器接法。

输入阻抗：高阻。

保持状态（K分）下Ch放电小，保持电压不变。

输出阻抗：小。

采样保持电路的负载能力大。

运算放大器A1：K闭合时为跟随器。

（不关心K断开的情况）。

输入阻抗：高阻。

对输入信号的负载能力要求小。

输出阻抗：小。

采样状态时，Ch上的电压快速跟随输入变化。

控制开关K:由接口电路控制。

、采样采样脉冲的频率由下图可知，采样脉冲的频率fs （fs =1/T s ）越高，采样越密，采样值越多，采样信号的包络线越接近输入信号的波形•假设输入信号的最高频率为fm ,则根据采样定理知：当采样频率fs> 2 fm时,采样信号可正确反映输入信号。

JU圈2. 30 采样/保持电路的输岀蹟输入变化的波形as 通常对直流或缓变低频信号进行采样时可不用采样保持电路、加入S/H后模/数转换控制过程加入S/H后，整个模/数转换过程如下图所示1、C PU S接口电路使K闭合（启动采样）。

2、C PU S接口电路使K断开（保持）。

（*）3、C PU向ADC发出启动转换信号（转换或称量化）。

（*）4、查询A/D转换完成否，或使用中断方式。

5、读取转换后的数字。

6在实际硬件设计中，一般第②、③步设计为用一条指令完成。

四、多路转换模拟开关1、原理由于计算机在任一时刻只能接收一路模拟量信号的采集输入，当有多路模拟量信号时需通过模拟转换开关，按一定顺序选取其中一路进行采集。