下载文档原格式
FPGA与DSP的高速通信接口设计与实现1 TS101和TS201的链路口分析与比较TS101和TS210都是高性能的浮点处理芯片，目前两者都广泛应用于复杂的信号处理领域。
TS201是继TS101之后推出的新型芯片，核时钟最高可达600MHz，其各类性能也相对优于TS101，而且TS201的链路口采用了低压差分信号LVDS技术，功耗更低、抗噪声性能更好。
表1列出了两种芯片链路口性能的详细比较，其中TS101核时钟工作在250MHz，TS201核时钟工作在500MHz。
限于篇幅，TS101、TS201的链路口结构请参阅参考文献[1][2]。
由于TS101收发端共用一个通道，所以只能实现半双工通信。
而TS201将收发端做成两个独立通道，可实现全双工通信，理论上数据的传输速率可以提高一倍。
虽然TS201的链路口收发通道独立，但实际上二者的收发机制大体相同，都是靠收发缓存和移位寄存器收发数据。
然而FPGA内部的链路口设计不必拘泥于此，只要符合链路口通信协议并达成通信即可。
2 FPGA与DSP的链路口通信2.1 链路口通信协议分析TS101的链路口共有11根引脚，通过8根数据线(LxDAT[7..0]，这里x可以是0、1、2或3，代表TS101或TS201的0号～3号链路口中的一个，以下同)进行数据传输，并采用3根控制线(LxCLKOUT、LxCLKIN、LxDIR)来控制数据传输时钟、通信的握于和数据传输方向。
其中LxDIR为通知链路口当前工作状态是接收或发送的输出引脚，可悬空不用。
TS201的链路口共24根引脚，接收和发送各12根引脚，通过LVDS形式的数据线(LxDAT_P／N[3..0])和时钟线(LxCLK_P／N)进行数据传输，并采用LxACK和LxBCMP#(‘#’代表信号低有效)来通知接收准备好和数据块传输结束。
采用FPGA与DSP通过链路口通信的关键是令双方通信的握手信号达成协议，促使数据传输的进行。
基于ADSP-TS201评估系统概述1、ADSP-TS201的主要性能●高达600MHz运行速度，1.6ns指令周期。
●24Mbit片内DRAM。
●双运算模块，每个计算块包含一个ALU，一个乘法器，一个移位器，一个寄存器组和一个通信逻辑运算单元（CLU）。
●双整数ALU，提供数据寻址和指针操作功能。
●集成I/O接口，包括14通道的DMA控制器，外部端口，4个链路口，SDRAM控制器，可编程标志引脚，2个定时器输出引脚等用于系统连接。
●通过共享总线可无缝连接多达8个TigerSHARC DSP。
ADSP-TS201的性能直接决定了其主要优点有：●提供高性能静态超标量DSP操作，专门优化适用于通信和需要多DSP处理器的应用。
●优异的DSP算法和I/O性能表现。
●DMA控制器支持14个DMA通道，可完成片内存储器，片外存储器，存储器映射外设，链路口，主机处理器和其他多处理器之间的低开销的高速传输。
●非常灵活的指令集和支持高级语言的DSP结构便于DSP编程。
●可扩展的多处理器系统，连接时仅需很低的通信开销。
表1显示了ADSP-TS201的性能指标。
表1 ADSP-TS201通用算法性能Table 2-1 general purpose algorithm benchmarks on ADSP-TS201性能指标速度时钟周期1024点复数FFT（基2）15.7μs 941964K点复数FFT（基2） 2.33ms 1397544FIR滤波器（每个抽头）0.83ns 0.5[8⨯8][8⨯8]矩阵乘（复浮点数） 2.3μs 13992、系统的整体结构在系统中，ADSP-TS201作为主DSP芯片，是处理核心，主要完成信号处理所要求的各种算法的实现。
该芯片速度快，运算精度高，很适合浮点应用的开发。
系统的逻辑控制、译码等功能由一片FPGA芯片来实现，因其具有灵活和紧凑的特点。
除此之外，电路系统中还包含了硬件电路和软件算法得以实现所必须的辅助电路。
基于TS201的图像信息处理机硬件设计的开题报告一、研究背景和意义随着数字图像处理技术的快速发展，图像信息采集和处理在许多领域得到了广泛应用，例如医学、军事、工业自动化等。
而图像信息处理机就是一种专门用于数字图像处理的计算机硬件，它能够在极短的时间内对大量图像数据进行高效处理，并输出优质的图像信息结果。
在当今数字化的时代，图像处理技术已经成为各种高新技术和新兴产业的重要组成部分，而图像信息处理机作为图像处理技术的关键性硬件设备，其研究和应用价值已经成为人们广泛关注的热点。
本研究旨在基于TS201的图像信息处理机硬件设计，通过对图像信息的采集、处理和输出等过程进行优化和改进，提高图像处理效率和质量，从而实现图像处理技术在更广阔的领域的应用和发展。
二、研究内容和方法1.研究内容本研究将围绕图像信息处理机硬件设计展开，主要包括以下三个方面：(1) 图像信息采集模块：优化采集方案，提高采集速度和精度，同时满足不同应用场景下的需求。
(2) 图像信息处理模块：结合图像处理算法，对采集的图像信息进行处理，提取有价值的信息特征，同时提高处理效率和质量。
(3) 图像信息输出模块：根据处理结果，输出不同形式的图像信息，满足用户需求。
2.研究方法本研究将采用以下几种研究方法：(1) 理论分析和文献综述：对图像信息处理机的工作原理和相关技术文献进行综述，并对相应的图像处理算法进行分析和研究。
(2) 系统设计和仿真：基于软件仿真平台和硬件开发板进行图像信息处理机的设计、搭建和测试，并对机器性能进行评估。
(3) 实验验证和优化：利用实验数据进行机器性能的验证和分析，根据实验结果对图像信息处理机进行改进和优化。
三、预期研究成果(1) 设计出一种基于TS201的图像信息处理机硬件方案，实现了对图像信息的高效采集、处理和输出等操作。
(2) 针对不同应用场景，对图像处理算法进行优化和改进，提高了图像处理效率和质量。
(3) 通过对实验数据的分析和测试，验证图像信息处理机的性能指标，并提出了改进方案，为进一步完善图像处理技术奠定了基础。
第28卷第3期基于ADSP 2TS201的图像信息处理机硬件设计高 青 吴 强(北京工业大学电子信息与控制工程学院 北京 100124)摘 要:研究了一种符合CPCI 规范的通用多DSP 图像信息处理机硬件设计与实现。
该图像信息处理机基于标准6U 电路板,采用2簇共4片ADI 公司的高性能TigerSHARC 处理器ADSP 2TS201作为核心处理单元,2片Xilinx 公司的Virtex 25系列FP GA 实现可配置的系统架构,并充分利用TigerSHARC 提供超高的处理性能和空前的I/O 带宽,易于构建大规模阵列处理机。
介绍了TS201与FP GA 互连的高速链路口的硬件设计,并给出仿真和实验结果。
关键词:图像信息处理机;ADSP 2TS201;FP GA ;CPCI ;链路口中图分类号:TP391 文献标识码:AH ardw are design of im age inform ation processor based on ADSP 2TS201Gao Qing Wu Qiang(The College of Electronic Information &Control Engineering ,Beijing University of Technology ,Beijing 100124,China )Abstract :This paper researches on t he design and implementation of a universal multi 2DSP image information processor in accordance wit h t he CPCI specifications.The image information processor bases on 6U size board feat ures two clusters of total four ADSP 2TS201TigerSHARC DSPs from ADI as t he kernel processing unit ;is reconfigurable framework implemented in two chip s of Xilinx Virtex 25FXT FP GA ;takes full advantage of t he high 2performance TigerSHARC to offer ultra high performance and unprecedented I/O bandwidt h ,and is easy to construct large scale array processor.The hardware design of high speed Linkport interconnection between TS201and FP GA is described.Simulation and experi 2ment s result s are also given.K eyw ords :image information processor ;ADSP 2TS201;Virtex 25;CPCI ;Linkport 作者简介:高青,北京工业大学电子信息与控制工程学院硕士研究生。
基于TS201的高速数据记录仪的设计与实现Design and Realization of A High Speed Data Recorder Based On TS201（北京航空航天大学）于鹏飞王俊张文昊张玉玺Yu，Pengfei Wang，Jun Zhang，Wenhao Zhang，Yuxi摘要：本文提出了一种基于TS201的高速数据记录仪，能将雷达模拟信号转换成的数字信号经过处理后实时的按FAT32文件系统存储到固态盘中去。
采用DSP+FPGA的硬件架构，FPGA作为接口处理单元，DSP承担整个系统的协调控制，可以通过RS232和RS422接口与外部实现实时通信。
关键词：TS201，数据记录，高速，实时Abstract: In the paper, a high speed data recorder based on ADSP-TS201 is proposed. The system can store the digital signals, which are transferred from radar analog signals, into hard disk in real time with FAT32 file system. The FPGA+DSP hard architecture is adopted, in which FPGA is used to control the data interface, while DSP is utilized to control the entire system. Also, real time communication with other peripherals is implemented via RS232 and RS422.Key words：TS201；Data Recorder；High Speed；Real time中图分类号：TN957.5 文献标识码：A1引言雷达信号处理是整个雷达系统的核心部分，通过从雷达目标回波信号中提取目标信息，可以使整个系统的性能有很大的提高。
基于ADSP-TS201与FPGA的信号处理系统实现及优化设计现代雷达信号处理已成为雷达功能实现的关键，本文根据某型雷达信号处理机的系统需要，对其硬件结构及软件设计做了系统优化。
设计了1套以4片TS201和1片FPGA为核心信号处理板，该系统仅用l副板卡即实现空时二维信号处理。
实现了自适应副瓣相消，4路脉冲压缩与MTI／MTD，副瓣匿影和差波束测角等算法，可以完成对目标距离，方位偏差量的测算，满足系统需求。
1 系统组成分析回波信号在天线上进行部分微波合成，形成和、差通道信号及两路辅助天线信号，进行IQ正交插值，1／8抽取后，形成4路待测数据，数据率共为128 MB／s。
系统算法结构，如图1所示，主要由旁瓣相消模块，数字脉压模块，MTD处理模块由3部分组成。
和路信号MTD（FFT-CFAR）后经副瓣匿影若判定有目标则再由和、差两路数据计算方位偏差量。
以雷达工作的低重频模式为例，IQ数据为5 388点，重频为140 Hz，考虑到一定的时间余量，4路信号的传输及处理必须在《6．7 ms的时间内完成。
因此系统的数据速率、数据量及运算规模决定了系统设计必须具有以下特点：（1）具有高性能浮点处理芯片，可完成旁瓣相消、脉冲压缩、相参积累、杂波图、恒虚警处理。
（2）内部各处理芯片间可进行高速数据传递且可外部扩展存储芯片，保存大量数据。
（3）具备对外的数据接口和控制接口，并可输出故障检测信号。
（4）软件设计中必须进行大量优化，保证上述所有处理模块在1个脉冲周期内完成。
2 雷达处理机实现2．1 硬件平台设计系统运算量及时间要求，信号处理板需采用多DSP并行处理的结构，为达到高速浮点处理能力、高数据吞吐率及大内存空间的要求，DSP芯片选用ADSP-TS201，它是ADI公司最新型号的TIgerSHARC架构高性能浮点数字信号处理器。
它具有最高达600 MHz的工作时钟，且每周期可完成4条指令；包括双独立运算模块及用于地址计算的双独立整型。
ＴＳ２０１高速通信接口设计及实现作者：龚翠玲吴超龚丽芳宋万杰吴顺君来源：《现代电子技术》2008年第03期摘要：ADI公司TigerSHARC系列DSP芯片TS201性能优越，在高速实时信号处理中得到广泛应用，而其中对TS201的通信接口设计成为保证其高速实时性能的关键。
对TS201与FPGA之间两种主要通信接口进行了分析，并给出了两种接口的设计方法，其中总线传输方式设计简便，但占用较多的资源，而链路口方式采用LVDS技术，传输速率高而且可靠，更适合DSP与FPGA的通信。
该设计方法已成功应用于某高速实时信号处理机中。
关键词：TS201;FPGA;总线传输;链路口传输;LVDS中图分类号：TP36 文献标识码：B文章编号：1004373X(2008)0304003Design and Realization of TS201 High Speed Communication InterfaceGONG Cuiling1,WU Chao1,GONG Lifang2,SONG Wanjie1,WU Shunjun1(1.National Lab of Radar Signal Processing,Xidian University,Xi′an,710071,China;2.Tanbu No.1 Middle School of Huadu,Guangzhou,510820,China)Abstract：As a part of TigerSHARC DSP chip made by ADI Corporation,TS201 has high performance and has been widely used in high speed real—time signal processing.The communication interface design for it has become a key problem of ensuring its high speed real—time performance.This paper makes an analysis of two mainly interfaces of the communication between TS201 and FPGA,which is bus and link port transmission,and presents the design method of those two interface.As the basic transmission method,bus method is simple and has low program complexity.However,link port method requires few sources and has high transmission speed,and is more suitable for communication between DSP and FPGA.The design methods in this paper has been successfully used in some high speed real—time signal processing.Keywords：TS201;FPGA;bus transmission;link port transmission;LVDS1 引言ADSP—TS201是继ADSP—TS101之后美国ADI公司推出的新一代高性能TigerSHARC 处理器ADSP—TS201/202/203系列中的一款，核时钟最高可达600 MHz，其片内集成了更大容量的存储器，性价比高，兼有ASIC和FPGA的信号处理和指令处理器的高度可编程性与灵活性，适用于高性能、大存储量的信号处理和图像应用，例如雷达与声纳应用。
基于FPGA和TS201链路口的多通道数据采集系统设计孙进卿;苏涛【摘要】设计了一个基于TS201高速链路口的多通道数据采集系统.其中FPGA 作为主控器件控制AD的数据采集,并把多通道数据整序通过链路口实时地送到TS201中.有效缓解了在多DSP共享总线平台上多通道数据采集系统引起的总线冲突,提高了信号处理平台的整体性能.【期刊名称】《现代电子技术》【年(卷),期】2007(030)004【总页数】4页(P129-132)【关键词】FPGA;链路口;多通道数据采集;总线冲突【作者】孙进卿;苏涛【作者单位】西安电子科技大学,雷达信号处理国家重点实验室,陕西,西安,710071;西安电子科技大学,雷达信号处理国家重点实验室,陕西,西安,710071【正文语种】中文【中图分类】TP2021 引言一个高速稳定的信号采集系统对于后续的数字信号处理有着重要的意义。
目前随着信号处理系统的计算量越来越大，出现了越来越多的多DSP级连并行信号处理平台。
为了便于各个DSP之间的通信和任务划分，多DSP并行信号处理平台又以共享总线的紧耦合系统结构为主流。
共享的总线不仅要完成DSP之间的通信，还要完成DSP与A/D，DSP与D/A，DSP与串口，DSP与USB器件、DSP与网口等之间的通信。
对于一个实时信号处理系统而言，从AD读数据和向DA写数据都需要连续匀速地进行，这样就会长时间占用共享总线，很容易引起数据采集与其他数据处理之间的总线竞争。
ADI公司TigerSHARC系列DSP具有多个高速链路口。
本设计用FPGA作为数据采集系统的控制器以及数据传输的缓冲器，将采集到的数据按照TS201链路口特殊的传输协议形成数据流，经TS201的链路口送到片内存储器，从而避开了共享总线，大大减少了共享总线的数据传输量，有效缓解了总线的竞争。
此外，链路口传输以DMA方式进行，采样数据的传输不会占用DSP内核的运算时间，可以提高整个系统性能。
