DSP教程8.C55x的片上外设

2014年3月5日
TMS320C55x DSP原理及应用
1
第5章 TMS320C55x的片内集成外设开发及 测试(1) 5.1 C55x片内外设与芯片支持库简介 5.2 时钟发生器 5.3 通用定时器与DSP中断 实验2.1 指示灯实验 实验2.2 拨码开关实验 实验2.3 DSP定时器
2014年3月5日 TMS320C55x DSP原理及应用 2
3．失锁
锁相环对输入时钟跟踪锁定之后，由于其他原因使其 输出时钟发生偏移，即失锁。出现失锁现象后，PLL的动 作由时钟模式寄存器中的IOB确定。
2014年3月5日
TMS320C55x DSP原理及应用
15
第5章 TMS320C55x的片内集成外设开发及测试
五、
使用方法及实例
调用时钟发生器库函数首先要在头文件中包含csl_pll.h文件。 首先要声明PLL配置结构，具体声明如下： PLL_Config Config_PLL = { 1, /*iai 休眠后重新锁相 */ 1, /*iob 失锁后进入旁路模式并重新锁相 */ 6, /*倍频系数PLLMULT=6*/ 0 /*1分频， CLKOUT= DSP主时钟/（div+1） */ }; 之后运行配置函数： PLL_config（&Config_PLL）; 也可以通过函数设置PLL频率： PLL_setFreq（6, 1）; 通过PLL_setFreq函数可以复位PLL锁相环，并改变倍频和分频数 从而得到所需的频率。
一、时钟模式寄存器(CLKMD) 功能：控制时钟发生器的工作状态。
表5-1 时钟模式寄存器CLKMD
位 15 字 段 数 值 保留 说 明 Rsvd
14
IAI
0

第六章：片内外设 ——可编程定时器 初始化定时器：
(1) 将TCR中的TSS位置1，停止定时器。
(2。
(4) 重新启动定时器。TSS位为0，TRB位为l, 以重载定时器周期值， 使能定时器。
使能定时器中断(假定INTM=1)： (1) 将IFR中的TINT位置1，清除尚未处理完(挂起)的定时器中断。 (2) 将IMR中的TINT位置l，使能定时器中断。 (3) 可以将ST1中的INTM位清0，使能全局中断。
控制扩展寄存器(BSPCE)控制，其各位的定义如表6-5所示。
第六章：片内外设 ——串行口 缓冲工作模式的操作过程
其功能主要由自动缓冲单元ABU来完成
• 自动缓冲单元(ABU)可独立于CPU自动完成控制串行口与固定 缓冲内存区中的数据交换。它包括
地址发送寄存器(AXR)
块长度发送寄存器(BKX) 地址接收寄存器(ARR) 块长度接收寄存器(BKR) 串行口控制寄存器(BSPCE) • 当发送或接收缓冲区的一半或全部满或空时，ABU才产生CPU 的中断，避免了CPU直接介入每一次传输带来的资源消耗。
• ABU利用独立于CPU的专用总线，让串行口直接读/写C54x内 部存储器。这样可以使串行口处理事务的开销最省，并能达到 较快的数据率。 • BSP有两种工作方式：非缓冲方式和自动缓冲方式。
• ABU具有自身的循环寻址寄存器组，每个都与地址产生单元 相关。发送和接收缓冲存储器位于一个指定的C54x DSP内部存 储器的2K字块中。该块可作为通用的存储器，但却是唯一的自 动缓冲能使用的存储块。
第六章：片内外设 ——可编程定时器 CounterSet .set 100 PERIOD .set 49999 .asg AR1,Counter ；定义计数次数 ；定义计数周期 ；AR1做计数指针，重 新命名以便识别 STM #CounterSet,Counter ；设计数器初值 STM #0000000000010000B,TCR ；停止计数器 STM #PERIOD,TIM ；给TIM设定初值49999 STM #PERIOD,PRD ；PRD与TIM一样 STM #0000011001101001B,TCR；开始定时器 STM #0008H,IMR ；开TIME0的中断 RSBX INTM ；开总中断 NOP B End

模/数转换模块方框图
模/数转换模块方框图
为讲解方便，规定排序器的状态如下： 排序器SEQ1：CONV00-CON07 排序器SEQ2：CONV08-CON15 排序器SEQ： CONV00-CON15 转换触发特性： SEQ1：软件、EVA、外部引脚，仲裁优先级高于SEQ2 SEQ2：软件、EVB，仲裁优先级低于SEQ1 SEQ： 软件、EVA、EVB、外部引脚，无仲裁优先级 为每个排序所选的模拟输入通道排序控制寄存器 （CHSELSEQn)的CONVnn位所定义。 CONVnn位为4位长,可指定16通道中的任何一个。
5.2事件管理器模块EVA/EVB 5.2事件管理器模块 事件管理器模块EVA/EVB
• 通用定时器 GPT (General Purpose Timer) • 比较单元与PWM发生器 (Pulse Width Modulation) • 捕获单元Capture • 正交脉冲编码电路QEP (Quadrature Encoder Pulse ) 240x DSP 提供两个完全相同的事件管理器模块 EVA/EVB。而24x(240,243等）DSP有一个。事件管 理器中断分为三组（INT2, INT3, INT4），每组分配一 个中断。每组中断皆有多个中断源。
5.3.2.ADC模块的寄存器 表5-1 （ADC)模块的寄存器 地址 寄存器 70A0h ADCCTRL1 70A1h ADCCTRL2 70A2h MAXCONV 70A3h CHSELSEQ1 70A4h CHSELSEQ2 70A5h CHSELSEQ3 70A6h CHSELSEQ4 70A7h AUTO_SEQ_SR
事件管理器结构图
事件管理器: 事件管理器:通用定时器 GPT
通用定时器 GPT

运算速度 以上。TMS320C6201执行1024点复数FFT运算时间只有66uS。
高度集成化
集滤波、A/D、D/A、ROM、RAM和DSP内核于一体的
运算精度和动态范围
模拟混合式DSP芯片已有较大的发展和应用。 DSP字长从8位已增到64位,累加器长度也增到40位,
开发工具
提高了运算精度。同时,采用超长字指令字(VLIW)结构和
2. TMS320C55x概况
目前C55x系列芯片主要有:
C5501/2(主频300MHz, McBSP,HPI接口), C5503/6/7/9A (主频200MHz, McBSP, HPI,
优点：成本低廉 缺点：性能差、
速度慢
DSP处理器
优点：速度高、大规模生产成本低； 缺点：开发成本高、通用性差。
针对数字信号处理的要求而设计，是数 字信号处理系统设计中采用的主流芯片。 优点：灵活、高速、便于嵌入式应用
7
1.2 DSP芯片简介
1.2.1 DSP芯片的发展历史、现状和趋势 1.2.2 DSP芯片的特点 1.2.3 DSP芯片的分类 1.2.4 DSP芯片的应用领域 1.2.5 选择DSP芯片考虑的因素
可同时进行取指令和多个数据存取操作,使CPU
在一个机器周期内可多次对程序空间和数据空
采用哈佛结构 间进行访问, 大大地提高了DSP的运行速度。
采用多总线结构
T1
T2
T3
T4
时钟
采用流水线结构
取指令
N
N+1
N+2
N+3
指令译码
N-1
N
N+1
N+2
配有专用的硬件乘法-累加器 取操作数 N-2