下载文档原格式
信号完整性基础知识术语、符号和缩略语术语1．信号完整性（Signal Integrity）信号完整性是指信号在信号线上的质量。
信号具有良好的信号完整性是指当在需要的时候具有所必需达到的电压电平数值。
2．传输线（Transmission Line）传输线是一个网络（导线），并且它的电流返回到地或电源。
3．特性阻抗（Characteristic Impedance）组成信号传输回路的两个导体之间存在分布电感和分布电容，当信号沿该导体传输时，信号的跃变电压（V）和跃变电流（I）的比值称为特性阻抗（Z0），即Z0=V/I。
4．反射（Reflection）反射就是在传输线上的回波。
信号功率（电压和电流）的一部分传输到线上并达到负载处，但是有一部分被反射了。
如果源端与负载端具有相同的阻抗，反射就不会发生。
5．串扰（Crosstalk）串扰是两条信号线之间的耦合。
信号线之间的互感和互容引起线上的噪声。
容性耦合引发耦合电流，而感性耦合引发耦合电压。
6．过冲（Overshoot）过冲就是第一个峰值或谷值超过设定电压。
对于上升沿是指最高电压，而对于下降沿是指最低电压。
过分的过冲能够引起保护二极管工作，导致过早地失效。
7．下冲（Undershoot）下冲是指下一个谷值或峰值。
过分的下冲能够引起假的时钟或数据错误（误操作）。
8．电路延迟指信号在器件内传输所需的时间（T pd）。
例如，TTL的电路延迟在3 ~ 20nS 范围。
9．边沿时间器件输出状态从逻辑低电平跃变到高电平所需要的时间（信号波形的10~90%），通常表示为上升沿（T r）。
器件输出状态从逻辑高电平下降到低电平所需要的时间（信号波形的90~10%），通常表示为下降沿（T f）。
10．占空比偏斜信号传输过程中，从低电平到高电平的转换时间与从高电平到低电平的转换时间之间的差别，称为占空比偏斜。
TTL和CMOS信号的占空比偏斜问题较为突出，主要是因为其输出的上升沿和下降沿延迟不同。
信号完整性：信号反射信号沿传输线向前传播时，每时每刻都会感受到一个瞬态阻抗，这个阻抗可能是传输线本身的，也可能是中途或末端其他元件的。
对于信号来说，它不会区分到底是什么，信号所感受到的只有阻抗。
如果信号感受到的阻抗是恒定的，那么他就会正常向前传播，只要感受到的阻抗发生变化，不论是什么引起的（可能是中途遇到的电阻，电容，电感，过孔，PCB 转角，接插件），信号都会发生反射。
那么有多少被反射回传输线的起点？衡量信号反射量的重要指标是反射系数，表示反射 电压和原传输信号电压的比值。
反射系数定义为：ρ= 1212Z Z Z Z +-。
其中：Z 1为变化前的阻 抗，Z 2为变化后的阻抗。
假设PCB 线条的特性阻抗为50欧姆，传输过程中遇到一个100欧姆的贴片电阻，暂时不考虑寄生电容电感的影响，把电阻看成理想的纯电阻，那么反射系 数为：ρ=3150********=+-，信号有1/3被反射回源端。
如果传输信号的电压是3.3V 电压，反射电压就是1.1V 。
纯电阻性负载的反射是研究反射现象的基础，阻性负载的变化无非是以下四种情况：阻抗增加有限值、减小有限值、开路（阻抗变为无穷大）、短路（阻抗突然变为0）。
阻抗增加有限值：反射电压上面的例子已经计算过了。
这时，信号反射点处就会有两个电压成分，一部分是从源端传来的3.3V 电压，另一部分是在反射电压1.1V ，那么反射点处的电压为二者之和，即4.4V 。
阻抗减小有限值：仍按上面的例子，PCB 线条的特性阻抗为50欧姆，如果遇到的电阻是30欧姆，则反射 系数为 ρ=50305030+-=-0.25，反射电压为 3.3*（-0.25）V= -0.825V 。
此时反射点电压为3.3V+（-0.825V ）=2.475V 。
开路：开路相当于阻抗无穷大，反射系数按公式计算为1。
即反射电压3.3V 。
反射点处电压为6.6V 。
可见，在这种极端情况下，反射点处电压翻倍了。
短路：短路时阻抗为0，电压一定为0。
信号完整性分析---信号反射及阻抗匹配信号反射产生的原因，当信号从阻抗为Z0 进入阻抗为ZL 的线路时，由于阻抗不匹配的原因，有部分信号会被反射回来，也可以用“传输线上的回波来概括”。
如果源端、负载端和传输线具有相同的阻抗，反射就不会发生了。
反射的影响:如果负载阻抗小于传输线阻抗，反射电压为负，反之，如果负载阻抗大于传输线阻抗，反射电压为正。
实际问题中，PCB上传输线不规则的几何形状，不正确的信号匹配，经过连接器的传输及电源平面不连续等因素均会导致反射情况发生，而表现出诸如过冲/下冲以及振荡等信号失真的现象。
过冲，当信号的第一个波峰超过原来设定的最大值，信号的第一个波谷超过原来设定的最大值时，为过冲，也就是冲过头了。
下冲，当信号的第二个波峰波谷超过设定值时，称为下冲。
过大的过冲会导致元件保护二极管损坏，而下冲严重时会产生假时钟，导致系统误读写操作。
如果过冲过大我们可以采用阻抗匹配的方式消除过冲，方法很简单如下所示：效果如下：震荡：信号的反射也会引起信号震荡，而震荡的本质跟过冲/下冲是一样的，在一个周期内，信号反复的过冲下冲我们称之为信号震荡。
震荡是消除电路多余能量的一种方式。
通过震荡的信号，可以将反射而产生的多余能量给消耗掉。
欠阻尼（振铃）是指终端的阻尼小，过阻尼（环绕）是指终端的阻尼大了。
(PS:不只是分布式电路才会产生振荡，集总电路由于LC振荡也会产生振荡，其振荡的大小和电路的品质因素Q有关，Q值代表了电路中信号的衰减速度，Q值越高衰减越慢。
可以通过单位时间电路储存的能量与丢失的能量比值来衡量)Q<1/2的时候就不存在过冲或者振荡。
Q值的计算方法为： L是导线的平均电感，C是接收端的负载电容，Rs 是驱动端的输出电阻。
阻抗匹配，由于源端与负载端的阻抗不匹配才引起信号的反射，因此要进行阻抗匹配，从而降低反射系数，可以在源端串接阻抗，或者负载端并行接阻抗。
反射系数公式：P=(Z1-Z0)/(Z1+Z0)阻抗匹配端接技术汇总单电阻端接经总结：串联电阻匹配一般适用于单个负载的情况。
信号完整性基础信号完整性问题过冲（overshoot/undershoot)振铃(ringing/ring back)非单调性(non-monotonic)码间串扰（ISI）同步开关噪声（SSN）噪声余量(noise margin)串扰(crosstalk)信号完整性（Signal Integrity）主要包括以下几方面问题：1.过冲（Overshoot/Undershoot)一般IC对于过冲的高度和宽度的容忍度都有指标。
因为过冲会使IC内部的ESD防护二极管导通，通常电流有100mA左右。
信号长期的过冲会使IC器件降质，并是电源噪声和EMI的来源之一。
2. 振铃（Ringing/Ring Back）振铃会使信号的threshold域值模糊，而且容易引起EMI。
3.非单调性(Non-monotonic)电平上升过程中的平台会产生非单调性，这有可能对电路有危害，特别是针对异步信号如：Reset、Clock等会有影响。
4. 码间串扰（ISI）主要是针对高速串行信号。
其产生的本质是前一个波形还没有进入稳态，另外也有可能是传输线对不同频率衰减不同所造成的。
一般通过眼图来观察，方法是输入一伪随机码，观察输出眼图。
5. 同步开关噪声（SSN）同步开关噪声会使单根静止的信号线上出现毛刺?V，另外还会影响输入电平的判断。
SSN的另一种现象是SSO（同步开关输出），这会使得传输线的特性如阻抗、延时等特性发生改变。
6. 噪声裕量（Noise Margin）控制噪声余量的目的是防止外界干扰，用于克服仿真没有分析到的一些次要因素。
一般对于TTL信号应留有200~300mV的余量。
7. 串扰（Crosstalk）串扰主要有线间串扰、回路串扰、通过平面串扰（常见于数模混合电路）三种形式。
通常示波器所观察到的数字信号。
图中为各相关的信号完整性参数：•Overshoot、Undershoot指信号的过冲。
•Ringback 指信号的振铃。
和信号完整性有关的几个概念作者：eco 邮箱: zhongweidianzikeji@日期：2013-09-29随着科技的发展，各种各样的IC被各种各样的公司设计而出，有的是新设计，有的是老东西新改进。
过去的芯片，电平跳变时间(信号上升时间或者信号下降时间)较长，在那个时代我们并不需要考虑信号完整性这个东西。
而如今不同了，不仅仅芯片的封装体积变小了（寄生参数大大减小了），更重要的是芯片的电平跳变时间变短了。
除此之外，还有芯片的工作电压5V、3.3V、2.5V、1.8V、1.2V，电平越小虽然实现了低功耗，但是抗干扰能力也就越差了。
综合上述，于是信号完整性就出来作怪了。
说了那么多，其实我也不知道什么叫做信号完整性signal integrity，我只知道它的几种主要表现：时序错乱、信号反射（正反射和负反射）、信号振铃、地弹、串扰（前向串扰和后向串扰）、电磁辐射和电磁干扰等。
接下来具体说说上述几个概念。
1、时序错乱时序错乱主要出现在高速、高频电路中，这里请注意高速和高频是两个完全不同的概念。
我们举个例子来说明时序错乱的问题，如图1，假设A线B线分别代表2条道路（这就是我们的信号走线哦），B路的总长是A路的两倍，在起始端有4辆车（这就是我们的信号），A线车编号为A1、A2，B线车编号为B1、B2。
首先A1和B1车从起始端出发，两车以同样的速度分别沿着各自线路前进，假设一分钟后A1车到达终点端，可想而知B1车刚走过B道路的一半，与此同时A2车和B2车以同样的速度从起始端出发，并在各自的路线上前进，当B1车走到终点端时，同时A2车也到了终点端，B2车在B线的中点。
这就出现了一个错误，本打算A1车和B1车在终点端相遇，到最后却是A2车和B1车相遇。
在我们电路中这就产生了时序错误。
你也许问是否可以让A1车等等B1车呢，这也不就解决了一个相遇（时序）问题嘛，可是后来的A2车不愿意呀（女朋友还等着约会呢），A2车的不愿意就映射到我们的高速、高频电路上了，如果愿意那就是低速、低频电路。
信号完整性研究：什么是信号完整性如果你发现，以前低速时代积累的设计经验现在似乎都不灵了，同样的设计，以前没问题，可是现在却无法工作，那么恭喜你，你碰到了硬件设计中最核心的问题：信号完整性。
早一天遇到，对你来说是好事。
在过去的低速时代，电平跳变时信号上升时间较长，通常几个ns。
器件间的互连线不至于影响电路的功能，没必要关心信号完整性问题。
但在今天的高速时代，随着IC 输出开关速度的提高，很多都在皮秒级，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。
另外，对低功耗追求使得内核电压越来越低，1.2v内核电压已经很常见了。
因此系统能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。
广义上讲，信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。
主要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。
信号完整性问题的根源在于信号上升时间的减小。
即使布线拓扑结构没有变化，如果采用了信号上升时间很小的IC芯片，现有设计也将处于临界状态或者停止工作。
下面谈谈几种常见的信号完整性问题。
反射：图1显示了信号反射引起的波形畸变。
看起来就像振铃，拿出你制作的电路板，测一测各种信号，比如时钟输出或是高速数据线输出，看看是不是存在这种波形。
如果有，那么你该对信号完整性问题有个感性的认识了，对，这就是一种信号完整性问题。
很多硬件工程师都会在时钟输出信号上串接一个小电阻，至于为什么，他们中很多人都说不清楚，他们会说，很多成熟设计上都有，照着做的。
或许你知道，可是确实很多人说不清这个小小电阻的作用，包括很多有了三四年经验的硬件工程师，很惊讶么?可这确实是事实，我碰到过很多。
其实这个小电阻的作用就是为了解决信号反射问题。
而且随着电阻的加大，振铃会消失，但你会发现信号上升沿不再那么陡峭了。
信号完整性之初识信号反射
版本号更改描述更改人日期
1.0 第一次撰稿 eco
2013-10-19 E-mial：zhongweidianzikeji@ QQ：2970904654
反射产生的原因
在《和信号完整性有关的几个概念》中我们已经简单的介绍了“反射”这厮。
在下认为
“信号反射”在电路中是不可避免的，不论是高速电路还是低速电路。
而我们只能用一些办
法去优化电路，去优化PCB的布局布线，从而降低反射的大小或者在信号反射时避免对电
路的操作。
为什么信号反射无法完全消除，在高速和低速电路中都会存在，在下鄙见如下：
V = 3x10^8 / sqrξ 式1
其中：V是带状线中信号传播的速度（m/s），3x10^8是光速(m/s)，ξ是介电常数。
由式1可知，信号的传播速度只与物质的介电常数有关，在基材相同的情况下，不论在
高速电路中还是在低速电路中信号都会以相同的速度传播。
在基材为FR4的电路板中，介
电常数ξ一般为4左右，由式1我们可以计算出信号的传播速度V = 3x10^8 / sqr(4) =
1.5x10^8 m/s,转换单位后约为6in/ns，这就是为什么很多资料上喊信号在FR4材料中的传
播速度为6in/ns（注：1mil = 0.0254mm； 1inch = 25.4mm。
对于这个单位转化，感兴趣
的人一定要自己计算计算，享受过程可以让你更快乐更智慧哦）。
1.5x10^8 m/s（6in/ns）
速度极快了吧，设想山间小溪，小溪中的水流以1.5x10^8 m/s流动，流动中突遇一石头便
会荡起无数涟漪，迸射无数水花。
溪中这块石头意味着阻抗失配。
综上所述，我们姑且把这
水流现象近似看作电路中的信号反射。
为了给大家一个直观的感受，在下从网上找了两张图片，见图1、图2。
很多时候有些
东西是说不清道不明的，关键看大家如何去想，如何去悟。
我建议大家应该看着这个水流冥
想一下。
图1 这就是电流
图2 请想象成电流
I’m sorry,说的太远。
在PCB走线中，向前传播的信号每时每刻都会感受到一个瞬态的阻抗，这个阻抗可能是走线的特征阻抗或者是途中碰到的IC器件的输入、输出阻抗，更有甚者是寄生电容在作怪。
有资料表明：
1、TTL系列IC中，逻辑1和逻辑0有着不同的输出电阻，其中逻辑1的输出电阻约为60Ω，逻辑0的输出电阻约为15Ω。
2、CMOS系列IC中，逻辑1和逻辑0的输出电阻基本相同，约为60Ω。
3、ECL系列IC中，逻辑1和逻辑0的输出电阻非常小并且基本相同，约为6Ω。
我觉得说到这里，信号反射无法完全消除已经说明白了，首先信号流动速度如此之快，又走线和IC的阻抗，还有匹配电阻的阻抗是无法达到高度一致的。
总而言之，信号的反射是阻抗不连续性造成的，在layout时我们应极力优化电路的布局布线，以便减小信号的反射现象。
关于反射系数
反射分为两种，其一是正反射，其二是负反射。
区别两种反射我们必先看看什么叫做“反射系数”。
所谓反射系数，它是衡量信号反射量的重要指标。
用公式表示为：
式2
其中：为变化前的阻抗，为变化后的阻抗。
当大于时将产生正反射；当大于时将产生负反射。
首先我们看一个正反射
的例子，让大家对这个反射系数有一个数值上得认识。
假设为走线特征阻抗50Ω，为
负载阻抗100Ω，那么（正）反射系数=（100-50）/（100+50）=1/3。
如果传输信号的电压为3.3V，那么反射电压就是3.3 x （1/3） = 1.1 V，反射电压+信号电压，那么负载端感受到的电压就是 4.4V。
上述就是正反射，它使接收端电压抬高。
接下来让我们看看负反
射是如何影响电路信号的，设为走线特征阻抗50Ω，为负载阻抗30Ω，那么（负）
反射系数=（30-50）/（30+50）= -1/4。
如果传输信号的电压为3.3V，那么反射电压就是3.3 x （-1/4） = -0.825 V，同理，反射电压+信号电压，负载端所感受到的电压为3.3 + （-0.825）= 2.475 V。
很显然负反射使接收端的电压降低。
这里有一张水流图（在上文也出现过），也许它能告诉我们些什么，在这儿姑且称之为“正负反射效果图”。
如图3所示，在正反射效果区水势有所上扬，在负反射效果区水势有些降低。
图3 正负反射效果图
大家不要对反射产生恐惧，其实它对电路的功能影响并不大，但在电路的性能上就必须认真考虑“信号反射”这一概念。
硬件工程师想要设计出健壮如牛的硬件电路就必须认真学习它。
这个“反射”类似于软件中的“指针”，就算我们不用指针也能编出完成功能的软件，但是这个code是否节约资源和是否健壮也许就要打个折扣了。
这一节就写到这里，在下一节中，我们将深入信号反射介绍什么情况影响了阻抗的不连续性和如何降低信号反射。
最后请大家记住，信号反射是由阻抗不连续造成的。
PS：在式2中，我一直怀疑这个公式的正确性，不过看到很多资料都在引用，于是我也照搬过来。
在下认为信号反射系数还与信号的跳变时间（上升时间或下降时间）、寄生电容、寄生电感有关，公式可写成：
其中C为信号反射的补偿系数。
声明：上述文档出自中为电子科技工作室仅用于技术交流。
