(完整版)cadence PCB 画图(傻瓜教程快速入门)
- 格式：docx
- 大小：17.50 KB
- 文档页数：5
下载文档原格式
合集下载
Cadence PCB设计教程
一、用Design Entry CIS（Capture）设计原理图1、创建工程：file-->new-->project ；输入工程名称，指定工程放置路径；2、设置操作环境Options-->Preferencses:颜色：colors/Print格子：Grid Display杂项：Miscellaneous.........常取默认值3、配置设计图纸：设定模板：Options-->Design Template:（应用于新图）设定当前图纸Options-->Schematic Page Properities4、创建元件及元件库File-->New Library -->选择要添加到的工程Design -->New Part.(或者在Library处右击选择New Part)（1）Homogeneous:复合封装元件中（多个元件图组成时）每个元件图都一样（default适用于标准逻辑）（2）Heterogeneous:复合封装元件（多个元件图组成时）中使用不一样的元件图(较适用于大元件)一个封装下多个元件图，以View ext part(previous part)切换视图元器件封装：（1）place -->line 画线，用来画封装外形；（2）place-->pin 放置管脚；放单个或多个；不同类型的管脚选择的type不同；5、绘制原理图（1）放置电器Place-->part ；可以从设计缓存中，活着元件库，软件自带元件库，中选择；选择Add Library 增加元件库；电源和地（power gnd)从右边工具栏中选择；（2）连接线路wirebus：与wire之间必须以支线连接，并以网标(net alias)对应（wire:D0，D1....D7;bus:D[0..7]）数据总线和数据总线的引出线必须定义net alias（3）Schematic new page (可以多张图：单层次电路图间，以相同名称的“电路端口连接器”off-page connector连接多层次式电路图：以方块图（层次块Hierarchical Block...）来代替实际电路的电路图，以相同名称Port的配对内层电路，内层电路之间可以多张，同单层连接（4）PCB层预处理编辑元件属性在导入PCB之前，必须正确填写元件的封装（PCB Footprint）参数整体赋值（框住多个元件，然后Edit Properties），出现如图所示的property editer；编辑pcb footPrint（与allegro pcb中的元器件的封装名称相一致）；part Perference是网表导入allegro pcb后的元器件名称；还能进行其他属性编辑；还可添加其他需要的属性；(6)分类属性编辑Edit Properties-->New ColumnClass:IC(IC,IO,Discrete三类，在PCB中分类放置)放置定义房间（Room）Edit Properties-->New ColumnRoom添加文本和图像添加文本、位图（Place...）6、原理图绘制的后续处理（切换到项目管理器窗口，选中*.DSN文件，然后进行后处理————DRC检查、生成网表及元器件清单）(1)设计规则检查（Tools-->Design Rules Check...）Design Rules Checkscope(范围):entire（全部）/selection（所选）Mode(模式):occurences(事件：在同一绘图页内同一实体出现多次的实体电路）instance(实体：绘图页内的元件符号)Action（动作）：check design rules/delete DRCReport（报告）：Create DRC markers for warn(在错误之处放置警告标记)Check hierarchical port connection(层次式端口连接)Check off-page connector connection(平坦式端口连接)Report identical part referenves(检查重复的元件序号)Report invalid package (检查无效的封装)Report hierarchical ports and off-page connector(列出port和off-page 连接)Check unconnected netCheck SDT compatibleReport all net names（2）元件自动编号（Tools -->Annotate）scope（范围）：Update entire design/selectionAction：Incremental reference update 增长的自动编号unconfitional reference updatereset part reference to "?" 将编号重置为“？”；Add/delete Intersheet Reference（在分页图纸的端口的序号加上/删除图纸的编号）Reset reference numbers to begin at 1 each page原理图每个页重置编号从1开始（3）自动更新器件或网络的属性（Tools-->Update Properties...）7、生成网表在原理图检查无误后Tools-->Create NetLists生成网表；二、Cadence PCB editor绘制PCB板步骤：焊盘设计，零件封装→创建电路板，机械结构尺寸层叠结构预定义→导入网表→设定电器规则线宽线距→布局布线→布线后调整零件编号，丝印，DRC检查→设计输出gerber文件Drill文件图纸1、Cadence SPB15.7 Pad Designer画电子元器件的焊盘；（1）File-->New创建文件Through为通孔类热焊盘；Single为表贴类热焊盘中间层：固定的或者任意的单位：英制mils；公制mm；根据情况选择；Decimal Places 精度；钻孔类型，钻孔直径，偏移坐标（2）层的定义：BEGIN Layer（Top）层：REGULAR-PAD ＜THERMAL-PAD ＝ANTI-PAD END LAYER（同BEGIN,常用copy begin layer, then paste it）TOP SOLDERMASK:只定义REGULAR-PAD ，大于（Begin layer层regular-pad,约为1.1~1.2倍）BOTTOM SOLDERMASK（同Top soldermask,常用Top soldermask, then paste it）PASTEMASK _TOP（同BEGIN,常用copy begin layer, then paste it）设置高度，宽度，偏移坐标原点的x，y值；（3）A:规则的焊盘可以在Geometry中选择圆形，正方形，长方形，椭圆形等；B:不规则焊盘需要导入设计好的图形；图形通过Allegro PCB Editer设计；File -->new -->shape symbol；设计好begin层和soldermask_top层的图形后设置放置路径setup--user preference editer 选择Design_pathsCadence PCB editor零件封装手工建立元件（主要包含四项：PIN;Geometry:SilkScreen/Assembly;Areas:Boundary/Height;RefDes：SilkScreen/Display）注意：元件应放置在坐标中心位置，即(0,0)（1）、File →n ew→package symbol（2）、设定绘图区域：Setup →Drawing size →Drawing parameter...设置栅格点：setup →Grids；（3）、添加pin：选择padstack ，放置。
CADENCEPCB设计中文教程
CADENCEPCB设计中文教程CADENCE是一种著名的电子设计自动化（EDA）工具，广泛应用于PCB （Printed Circuit Board，印刷电路板）设计。
CADENCE PCB设计软件在工业界具有广泛的应用，设计工程师可以使用CADENCE软件来设计和制造高品质的电路板。
本教程将向您介绍CADENCE PCB设计的基本概念和步骤。
一、CADENCEPCB设计的基本概念1.原理图设计：首先，在CADENCE工具中，您需要绘制电路的原理图。
原理图是电路的图形表示，包含电路中所有元件（如电阻、电容、晶体管等）的符号和连接线，以及它们之间的连接关系。
您可以使用CADENCE工具库中提供的元件符号来绘制原理图。
2.元件库管理：CADENCE提供了一个元件库管理工具，您可以在其中创建和管理自定义的元件库。
通过元件库管理，您可以将常用的元件符号保存在库中，以便在不同的电路设计中重复使用。
3.PCB布局设计：在完成原理图设计后，您需要将电路中的元件布局在PCB上。
PCB是一个具有金属层、绝缘层和焊盘的印刷电路板。
CADENCE提供了一个布局工具，您可以在其中将各个元件放置在PCB上，并绘制它们之间的连接线。
4.线路连接：在CADENCE中，您可以使用布线工具将电路中的元件之间连接起来。
通过布线工具，您可以选择不同的线宽和线间距，并确保线路之间没有短路和断路。
布线完成后，您可以使用CADENCE的自动布线功能来优化线路布线，并提高电路性能。
5.电气规则检查：在完成PCB布局和布线后，您需要进行电气规则检查。
电气规则检查可以帮助您查找布局中的错误，如未连接的元件、未连接的引脚、引脚冲突等。
CADENCE提供了一些强大的电气规则检查工具，可帮助您轻松检查电路的正确性。
6. 制造文件生成：最后，在完成PCB设计后，您需要生成制造文件。
制造文件包括Gerber文件、钻孔文件和BOM（Bill of Materials，物料清单）等。
cadence PCB 画图(傻瓜教程快速入门)
cadence画PCB板傻瓜教程（转帖）一．原理图1．建立工程与其他绘图软件一样，OrCAD以Project来管理各种设计文件。
点击开始菜单，然后依次是所有程序—打开cadence软件—》一般选用DesignEntryCIS，点击Ok进入CaptureCIS。
接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。
2．绘制原理图新建工程后打开的是默认的原理图文件SCHEMATIC1PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。
点击上侧工具栏的Projectmanager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。
1）修改原理图纸张大小：双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1PageProperties，在PageSize中可以选择单位、大小等；2）添加原理图库：File--New--Library，可以看到在Library文件夹中多了一个library1."olb的原理图库文件，右键单击该文件，选择Save，改名存盘；（注意：在自己话原理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能在原理图里面布线的时候通不过，没法对齐，连不上线！）3）添加新元件：常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。
右键单击刚才新建的olb库文件，选NewPart，或是NewPartFromSpreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚，方便快捷。
(整理)Cadence_SPB16.2入门教程——PCB布线.
Cadence_SPB16.2入门教程——PCB布线（一）PCB布线4.1 PCB层叠结构层叠结构是一个非常重要的问题，不可忽视，一般选择层叠结构考虑以下原则：·元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；·所有信号层尽可能与地平面相邻；·尽量避免两信号层直接相邻；·主电源尽可能与其对应地相邻；·兼顾层压结构对称。
对于母板的层排布，现有母板很难控制平行长距离布线，对于板级工作频率在 50MHZ以上的（50MHZ以下的情况可参照，适当放宽），建议排布原则：·元件面、焊接面为完整的地平面（屏蔽）；·无相邻平行布线层；·所有信号层尽可能与地平面相邻；·关键信号与地层相邻，不跨分割区。
基于以上原则，对于一个四层板，优先考虑的层叠结构应该是：·S ←信号·G ←地平面·P ←电源层·S ←信号对于一个六层板，最优的层叠结构是：·S1 ←信号·G1 ←地平面·S2 ←信号·G2 ←地平面·P ←电源层·S4 ←信号对于一个八层板，有两种方案：方案 1：方案2：·S1 ←信号S1 ←信号·G1 ←地平面G1 ←地平面·S2 ←信号S2 ←信号·G2 ←地平面P1 ←电源层·P ←电源层G2 ←地平面·S3 ←信号S3 ←信号·G3 ←地平面P2 ←电源层·S4 ←信号S4 ←信号方案2主要是比方案1多了一个电源层，在电源比较多的情况下可以选择方案2。
对于更多层的结构也是按照上面的原则来定，可以参考其它的资料。
下面以SMDK6410核心板(设计为八层板)来设置层叠结构，包括规则设置，PCB布线等。
打开程序->Cadence SPB 16.2->PCB Editor，然后打开在第3 章布局好的PCB文件。
cadence快速手工画PCB封装步骤
cadence快速手工画PCB封装步骤主要记录封装必备的元素。
必备5项。
（a）setup，areas里package geometry的place_bound_top和height（b）add，line里的silkscreen_top/assembly top（c）layout，refdes里的silksreen_top与assembly top缺项的话，保存时会报错。
详细步骤：1.打开 Allegro PCB design gxl，选择file new drawing ，drawing type 选择package symbol，名字填，browse选择存储路径；2.设置画布大小。
setup，design parameters，弹出editor对话框，x，y输入值，单位选择mm。
3.放置引脚，输入坐标4.设置外形 setup ，areas，package boundary，使得 options 如下设置active class为package geometry，subclass选择place_bound_top，然后输入坐标；6.添加丝印外形add，line，确认options里，active class为package geometry，subclass为silkscreen_top，输入坐标画外形；完事右键done。
7.添加元器件标志layout，labels，refdes，options里主类为ref des，子类为silksreen_top，text_block选3，单击左键输入值，u*。
8.添加装配层add line，主类package geometry，子类assembly top，输入坐标，完事右键done。
9.添加元器件标志layout，labels，refdes，options主类选refdes，子类选assembly_top，text_block 选3、元件中间左键输入u*10.保存。
PCBEditor(CadencePCB绘制)
PCB Editor（Cadence PCB绘制）1.打开软件 (2)2.创建电路板 (3)1. 设置图纸大小 (4)2. 创建板框 (4)3. 设置允许摆放区域 (6)4. 设置允许布线区域 (7)5. 设置禁止布线区域 (7)6.添加安装孔 (8)3.输入网络表 (9)1. 设置格点 (11)2. 电路板显示设置 (11)4.摆放元件 (12)5.摆放元件操作 (13)1.器件对齐操作 (14)2.模块复用 (14)3.器件交换命令 (16)6.设置层叠结构 (16)7.规则设置 (17)1.设置线宽，差分间距，选择过孔规则 (18)1.新增约束条件 (18)2.约束规则的匹配 (19)3.差分的设置 (20)2.间距规则设置 (20)3.区域规则设置 (21)4.差分对等长设置 (24)5.等长设置 (24)6.相同网络规则设置 (26)8.布线操作 (28)9.敷铜 (28)1.动态铜皮与静态铜皮 (28)2.铺铜方法 (29)3.进行铜皮绘制 (29)4. 优化铜皮 (30)5.删除铜皮孤岛 (30)6.合并铜皮 (30)7.编辑铜皮连接方式 (30)10. 电源层分割 (31)1.给不同网络的电源标颜色 (31)2.添加分割线 (32)3.创建铜皮 (33)11.调整字符 (34)1.显示字符 (34)2.设置字体大小 (35)3.改变字体大小 (36)4.移动字符 (36)12. DRC及布线后处理 (37)1. 在进行DRC检查前，先进行Database Check (37)2. DRC检查界面 (38)3.清除断线头 (38)4. 各种类型DRC报错 (39)5.添加Mark点 (40)6.添加层标识 (41)7.添加泪滴 (42)13.Cadence工具栏的启动 (44)设计目的：根据原理图设计PCB板实现RS232转换RS4221.打开软件2.创建电路板File----New1.设置图纸大小Setup----Design Parameters2.创建板框1.Add------Line添加线在下方命令窗口进行板框坐标的定义x空格0空格0表示第一个点的位置坐标ix空格10，iy空格10表示相对于第一个坐标值的下一个位置xy 方向的增量2.板框倒角Manufacture------Dimension/Draft--------Chamfer倒45度角Manufacture------Dimension/Draft--------Fillet 倒圆弧角设置倒角圆弧半径点击需要倒角的两边，完成倒角3.设置允许摆放区域Setup--------Areas------Package Keepin在命令窗口输入允许摆放区域的坐标完成，区域绘制x空格10空格10表示第一个点的位置坐标ix空格10，iy空格10表示相对于第一个坐标值的下一个位置xy方向的增量4.设置允许布线区域Setup--------Areas------Route Keepin在命令窗口输入允许布线区域的坐标完成，区域绘制x空格10空格10表示第一个点的位置坐标ix空格10，iy空格10表示相对于第一个坐标值的下一个位置xy 方向的增量5.设置禁止布线区域Setup--------Areas------Route Keepout在命令窗口输入禁止布线区域的坐标完成，区域绘制x空格10空格10表示第一个点的位置坐标ix空格10，iy空格10表示相对于第一个坐标值的下一个位置xy 方向的增量6.添加安装孔Place-----Manually3.输入网络表File----Import-------Logic单击Import Cadence，命令窗口出现如下即表示成功若有错误，查看记录文件“netin.Log”保存文件单击File-----Save as1.设置格点Setup------Grids2.电路板显示设置Setup----Design Parameters4.摆放元件Place-----Manually5.摆放元件操作镜像Edit------mirror旋转器件Edit------Move（移动器件）提起器件，鼠标右击选择Rotate，然后鼠标进行旋转移动器件Edit------Move1.器件对齐操作1.设置工作状态为Placement Edit2.选中要对齐的元件，并在其中的某个对象上右键，选择aligncomponents2.模块复用先进入placement edit1. 框选你已经布局完毕的模块，然后右键=> place replicate create，然后再右键选择done，在空白的地方点左键（命令窗口里会有提示的）2. 接下来出现保存模块的对话框，随便取个名字，自己要能区分开就行，点保存，这样复用模块就好了3.接下来就是重用刚才的模块了选中另一个未布局的模块的所有器件，右键=>place replicate apply，选择你刚才保存的模块名，如果顺利的话就会按照刚才布局好的模块一样布局了如果你选择的器件少了，那么会出对话框提示未匹配，自己查下看看缺少的添加进去就行了3.器件交换命令Place-----Swap------Components交换器件6.设置层叠结构Setup------Cross-section鼠标右击层名称处添加层Add Layer Above在你选中的层的上面加一层Add Layer Below 在你选中的层的下面加一层Remove Layer删除所选的层（删除层时必须该层没有任何东西）7.规则设置注：打开约束管理器前先取消任何操作命令Setup------Constraints---------Constraint Manager1.设置线宽，差分间距，选择过孔规则1.新增约束条件2.约束规则的匹配创建Class组进行规则匹配3.差分的设置2.间距规则设置3.区域规则设置区域设置主要针对板上局部区域需要以较小或较大的线宽、线间距进行布线的设计。
Cadence PCB教程(Allegro)
Cadence软件教程（二）（Allegro基础教程）仅供内部学习使用PCB Allegro软件启动如左图示，单击PCB Editor，弹出右下图对话框，作图示选择设置。
3Allegro界面4Allegro界面介绍Allegro软件界面除主菜单，功能图标，主窗口外，还有五个子窗口Command，World View，Options，Find，Visibility。
当鼠标靠近功能图标时，会显示英文功能注释。
Options：当前命令参数；Find：操作对象选项；Visibility：可视层开关；7Visibility层开关在Visibility窗口，Views的下拉菜单中有Gerber参数设置，结合Etch，Via，Pin，可快速显示每层数据信息。
GTA，GBA：装配层；（A ssembly）GTL，GP1，GP2，GBL：电气层；GTO，GBO：丝印层；(O verlayer)GTS，GBS：阻焊层；(S oldermask)GTP，GBP：钢网层；(P astemask)GD1：钻孔层；(D rawing)GM1：拼板外形；(M echanical)如：GTO + TOP（All）：TOP层信息。
Views下拉菜单中的view文件是怎么来的？8Display\Color设置层及网络颜色，控制所有层的开关；9由原理图导出网表在ORCAD中打开*.dsn格式原理图（原理图是由电路设计师提供，要求调用标准CIS库设计），依如下图示导出网表，网表默认存放在allegro文件夹中。
10在Allegro中导入网表在成功导出网表后，接下来就是在allegro中导入网表。
打开该*.brd文件，依如下图示操作。
11画PCB外形用线宽为0.1mm的2D Line线在Board Geometry\Outline层绘制。
点图一所示图标，或菜单Add\Line,同时Options作图二示设置，在主窗口点左键绘制（坐标点不好控制），或在Command窗口输入坐标。
使用Cadence绘制PCB流程
使⽤Cadence绘制PCB流程之前使⽤过cadence画过⼏块板⼦，⼀直没有做过整理。
每次画图遇到问题时，都查阅操作⽅法。
现在整理⼀下cadence使⽤经历，将遇到问题写出来，避免重复犯错。
使⽤软件版本号：Cadence 16.6⼀、SCH原理图设计1.1原理图设计1.2标注、DRC电⽓规则检测1.3⽹络表netlist⽣成（设置元件封装）⼆、PCB绘制2.1零件库开发零件库开发包括：1、创建焊盘 2、创建零件封装2.1.1 pad结构和零件⽂件类型在Allegro系统中，建⽴⼀个零件（Symbol）之前，必须先建⽴零件的管脚（Pin）。
元件封装⼤体上分两种，表贴和直插。
针对不同的封装，需要制作不同的Padstack。
⾸先介绍Pad焊盘的结构，详见下图:pad焊盘结构1. Regular Pad，规则焊盘。
Circle 圆型Square 正⽅型Oblong 拉长圆型Rectangle 矩型Octagon ⼋边型Shape形状（可以是任意形状）。
2. Thermal relief，热风焊盘。
Null（没有）Circle 圆型Square ⽅型Oblong 拉长圆型Rectangle 矩型Octagon ⼋边型flash形状（可以是任意形状）。
3. Anti pad，隔离PAD。
起⼀个绝缘的作⽤，使焊盘和该层铜之间形成⼀个电⽓隔离，同时在电路板中证明⼀下焊盘所占的电⽓空间。
Null（没有）Circle 圆型Square ⽅型Oblong 拉长圆型Rectangle 矩型Octagon ⼋边型Shape形状（可以是任意形状）。
4. SOLDERMASK：阻焊层，作⽤：为了避免相邻铜箔导线短路和减缓铜箔氧化，在PCB板覆盖绿油解决问题。
如果将绿油覆盖待焊盘上，则焊盘⽆法焊接。
所以提出阻焊层概念，即在覆盖绿油位置为焊盘开个窗⼝，使绿油不覆盖窗⼝（该窗⼝的⼤⼩必须⼤于焊盘尺⼨）。
可以理解成去阻焊层（即使⽤模具上绿油时，将焊盘位置遮挡，其他位置上绿油）(1)负⽚时，Allegro使⽤Thermal Relief和Anti-Pad；(VCC和GND层)(2)正⽚时，Allegro使⽤Regular Pad。
Cadence绘制PCB流程
Cadence绘制PCB流程使用软件版本号：Cadence 16.6一、SCH原理图设计1.1原理图设计1.2标注、DRC电气规则检测1.3网络表netlist生成 （设置元件封装）二、PCB绘制2.1零件库开发零件库开发包括：1、创建焊盘 2、创建零件封装2.1.1 pad结构和零件文件类型在Allegro系统中，建立一个零件（Symbol）之前，必须先建立零件的管脚（Pin）。
元件封装大体上分两种，表贴和直插。
针对不同的封装，需要制作不同的Padstack。
首先介绍Pad焊盘的结构，详见下图:pad焊盘结构1. Regular Pad，规则焊盘。
● Circle 圆型● Square 正方型● Oblong 拉长圆型● Rectangle 矩型● Octagon 八边型● Shape形状（可以是任意形状）。
2. Thermal relief，热风焊盘。
● Null（没有）● Circle 圆型● Square 方型● Oblong 拉长圆型● Rectangle 矩型● Octagon 八边型● flash形状（可以是任意形状）。
3. Anti pad，隔离PAD。
起一个绝缘的作用，使焊盘和该层铜之间形成一个电气隔离，同时在电路板中证明一下焊盘所占的电气空间。
● Null（没有）● Circle 圆型● Square 方型● Oblong 拉长圆型● Rectangle 矩型● Octagon 八边型● Shape形状（可以是任意形状）。
4. SOLDERMASK：阻焊层，作用：为了避免相邻铜箔导线短路和减缓铜箔氧化，在PCB板覆盖绿油解决问题。
如果将绿油覆盖待焊盘上，则焊盘无法焊接。
所以提出阻焊层概念，即在覆盖绿油位置 为焊盘开个窗口，使绿油不覆盖窗口（该窗口的大小必须大于焊盘尺寸）。
可以理解成去阻焊层（即使用模具上绿油时，将焊盘位置遮挡，其他位置上绿油）(1)负片时，Allegro使用Thermal Relief和Anti-Pad；(VCC和GND层)(2)正片时，Allegro使用Regular Pad。
cadence快速手工画PCB封装步骤
cadence快速手工画PCB封装步骤为了完成一个快速手工画PCB封装，以下是一般步骤和相关注意事项：步骤1：准备材料和工具首先，你需要准备以下材料和工具：-代表PCB封装的器件-PCB板-电子组件，如电阻、电容、晶体管等-焊接设备，如焊接铁、焊锡等-压力设备，如夹子、插头等步骤2：确定器件的封装类型在进行封装之前，你需要确认所需器件的封装类型。
封装类型通常可以在器件的数据手册中找到。
你可以根据器件封装的外形和引脚布局来确定封装类型。
步骤3：准备PCB板在开始封装之前，你需要准备好PCB板。
首先，确保PCB板是干净的，并且不含任何杂质。
然后，根据设计要求布置并固定电路元件的位置。
步骤4：焊接引脚在安装电路元件之前，你需要焊接引脚。
焊接可以通过在引脚和PCB板焊盘之间添加焊锡，并使用焊接铁进行加热来完成。
确保焊接的引脚完全与焊盘相连，并且没有冷焊、短路或其他电焊问题。
步骤5：安装电路元件一旦引脚焊接完成，你可以开始安装电路元件。
根据器件封装类型和PCB板的设计要求，安装电路元件的位置和方向。
使用夹子或其他固定装置将元件固定在PCB板上。
步骤6：焊接电路元件安装完所有电路元件后，你需要对它们进行焊接。
与焊接引脚一样，焊接电路元件可以通过添加焊锡并使用焊接铁进行加热来完成。
确保每个电路元件的引脚完全与焊盘相连，并且没有冷焊、短路或其他电焊问题。
步骤7：进行电气和机械测试完成焊接后，你需要对封装后的PCB进行电气和机械测试。
电气测试可以通过使用万用表或信号发生器来验证电路元件的连接和功能。
机械测试可以确保元件安装稳固，并且不会因外部力作用而脱落。
步骤8：修复和调整在电气和机械测试中，如果发现问题，你需要根据具体情况进行修复和调整。
例如，如果发现引脚焊接不良，你可以使用焊接铁重新加热并添加焊锡。
请注意以下几点：-在整个封装过程中，要小心并避免过度加热电路元件，以免损坏器件。
-确保所有焊接都是均匀且牢固的，以确保不会出现冷焊或脱落。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
cadence 画 PCB 板傻瓜教程（转帖）复制于某网站,谢谢。
拿出来分享吧,希望对初学者能有帮助,可以很快了解 Cadence 的使用，谢谢共享者。
一．原理图1.建立工程与其他绘图软件一样，OrCAD 以Project 来管理各种设计文件。
点击开始菜单，然后依次是所有程序—打开 cadence 软件—》一般选用 Design Entry CIS，点击Ok 进入Capture CIS。
接下来是 File--New--Project，在弹出的对话框中填入工程名、路径等等，点击 Ok 进入设计界面。
2.绘制原理图新建工程后打开的是默认的原理图文件 SCHEMATIC1 PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和 Protel 类似。
点击上侧工具栏的Project manager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。
1）修改原理图纸张大小：双击 SCHEMATIC1 文件夹，右键点击 PAGE1，选择Schematic1 Page Properties，在 Page Size 中可以选择单位、大小等； 2）添加原理图库：File--New--Library，可以看到在 Library 文件夹中多了一个 library1.olb 的原理图库文件，右键单击该文件，选择 Save，改名存盘；（注意：在自己话原理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能在原理图里面布线的时候通不过，没法对齐，连不上线！）3）添加新元件：常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。
右键单击刚才新建的 olb 库文件，选 New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片 Datasheet 中的引脚描述表格中直接拷贝、粘贴即可（pdf 格式的 Datasheet 按住Alt 键可以按列选择），可以批量添加管脚，方便快捷。
4）生成网络表（Net List）：在画板 PCB 的时候需要导入网络表，在这之前原理图应该差不多完工了，剩下的工作就是查缺补漏。
可以为元件自动编号，在工程管理界面下选中.dsn 文件，然后选 To ol s--A n n o t a te，在弹出的对话框中选定一些编号规则，根据需求进行修改或用默认设置即可。
进行 DRC 检测也是在生成网络表之前的一项重要工作，可以避免出现一些不必要的设计错误。
DRC 之后可以尝试去生成网络表了，还是在工程管理界面下，选 Tools--Create Netlist，可以在弹出的对话框中选择网络表的存放路径，其他默认设置即可，生成网络表的过程中如果出错，可以通 Windows--Session Log 查看出错的原因，（第一次用 cadence 画板子，免不了会出很多错误，通过查阅报表的错误原因，做好记录，是学好该软件的捷径）比如说有元器件忘了添加封装等。
5）更新元件到原理图：当元件库中的某个元件修改后需要原理图也同步更新时，可以不必重新放置元件（万一有 100 个或更多该元件岂不是要疯了），在工程管理界面下，双击Design Cache 文件夹，选中刚才修改的元件，右键单击选择 Update Cache，一路yes 下去即可将原理图中该元件全部更新。
注意：在生成网表的时候，经常报错一定要注意，在自己画的原理图库或者是封装库的时候，一定要有系统的存放，按照一定的规则命名，在添加的时候，原件要把自己所画的封装库的路径添加上，要不然，是不能正确生成网表的。
同时，这样方便以后工程的调用6）一些细节：画原理图时的放大和缩小分别是按键“i”（Zoom In）和“o”（Zoom Out）和Protel 有所区别；在创建元件封装的时候，除了 GND 可以同名以外，不能有其他同名的管脚，否者报错，不过貌似报错也没有影响，因为打开 OrCAD 自带的元件库时（比如Xilinx 的FPGA），也有除 GND 外的同名管脚；添加网络标号的快捷键是“n”，不过在 OrCAD 中网络标号无法复制，记得 Protel 中是可以通过复制已有的网络标号来添加新的网络标号的。
二．PCB1．建立电路板，设定好相关参数首先是打开 PCB 编辑器——开始--所有程序-- Allegro SPB 15.5--PCB Editor，在弹出的对话框中选择Allegro PCB Design 610（PCB Design Expert），然后点击 Ok 进入 PCB 编辑器。
接下来就是利用向导建立电路板了，包括确定板子的大小、层数、形状等等参数，用向导比较方便。
点击 File 菜单，选择 New，在弹出的对话框中的 Drawing Type 选择Board （wizard），然后确定文件名，存盘路径等，最后点 Ok 进入向导。
在ImportData 这一步可以一路 Next 下去，用默认的参数就行。
到了Parameters，首先可以选择画板时使用的单位（Select the units for board drawing），即用的是 mil、mm 或是其他，这个根据个人习惯了，一般选 mil；接下来是选择图纸大小（Drawing size，注意不是板子的大小）；第三项是选择图纸的坐标原点（是在左下角还是在中心，之后可以更改），可以选择中心作为坐标原点，这个根据需求而定。
设置完后点击Next，接着设置其他 Parameters。
设置格点大小（Grid spacing）为10mil，设置走线层数（Etch layer count）为2（2 层板），然后又是一路Next，直到 Custom Data 的Spacing Constraints（距离参数限制）。
在这里设置最小线宽（Minimum Line width）、最小线间距（Minimum Line to Line spacing）、走线到焊盘的最小间距（Minimum Line to Pad spacing）和焊盘的最小间距（Minimum Pad to Pad spacing）均为 8.00mil，Default via padstack 选择via，之后点击 Next。
此时选择 PCB 的外形为 Rectangular board（矩形），点击Next 进入矩形 PCB 的参数设置界面，主要设置的是板子的宽（Width）和高（Height）以及一些限制区域，包括布线允许区域与板子边框的距离和允许摆放元件区域与板子边框的距离（可以分别设置为 50 和 100mil），设置完成后Next，最后点 Finish，这一步大功告成。
2．导入网络表接上一个步骤，将网络表导入到刚建好的 PCB 中。
在此之前还有一个很重要的工作要做，就是指定 PCB 封装的路径。
记得在画原理图时仅仅只是在元件属性中填了元件的封装名，还没告诉 Allegro 元件的 PCB 封装在何处，不指定封装路径的话，导入网络表的时候将会出错。
点击 Setup--User Preferences，在弹出对话框中的 Categories 中选中 Design_paths，分别为 padpath 和psmpath 指定路径，即将 PCB 元件封装路径添加到 padpath 和psmpath 中，以告知Allegro 从你指定的路径寻找封装。
（可能不同的版本，添加的时候会不一样，但是归根到底，就是要要把 padpath 和psmpath 这两个路径添加好封装库） Allegro 的一个 PCB 元件封装会包含几个文件（有些是网络表必须的，有些不是），而不像Protel 那样一个 PCB 元件库文件可以包含许多的元件封装。
如何获得元件的 PCB 封装呢，老办法，自己做或是直接用别人做好的。
有牛人为Allegro 专门做了一个PCB 封装生成器——FPM（Footprint Maker，目前版本是0.0.8.0），或者 LP-Viewer，后者我实践过，发现几乎涉及所要用到的封装都能找到，可以生成绝大数常用的 PCB 封装，十分好用（真是造福道上兄弟们的壮举）。
用 FPM 选好你需要的封装，Make 一下，封装就自动做好了，之后还会自动将做好的封装用Allegro 打开，便于检查生成的封装对不对。
封装准备好了，可以开始往 PCB 中导入网络表，点击 File--Import--Logic，在Import directory 中指定在原理图部分生成的网络表文件路径，其他设置使用默认值即可，点击 Import Cadence 即可导入网络表。
导入失败的话可以通过log 文件查看出错原因，改正错误后重复刚才的过程，直到成功导入网络表。
3．放置元件成功导入网络表之后，可以开始放置元件。
点击菜单 Place--Quickplace，在弹出的对话框中使用默认设置，点击 Place 按钮即可完成元件的放置。
如果遇到有未成功放置的元件，在 Place 按钮上方将出现未成功放置的元件计数，形如：Unplace symbol count：4。
通过点击右侧的 Viewlog 查看有那些元件未成功放置。
例如 PCB 元件封装缺少焊盘将导致放置失败，通过修改封装之后再次重新放置即可。
4．布局（布局的方法有很多种，选自己合适的）现在可以根据实际需求在 PCB 上摆放元件，此时的元件基本上都放在了板子的外边，并且有密密麻麻的飞线（Rats）。
为了能更好的摆放元件，可以暂时将飞线去掉，方法是点击工具栏中的 Unrats All 按钮即可，恢复的方法是右侧的Rats All 按钮。
要移动元件时，必须先点击工具栏中的 Move 按钮或使用Shift+F7，进入“移动”命令模式，同时在界面右侧控制面板中的 Find 标签中勾选 Symbols，然后单击想要移动的元件，移动鼠标（元件跟着鼠标移动）至新位置，再次单击鼠标完成放置。
此时仍处在 Move 命令模式下，用同样的方法可以直接移动别的元件，按 F2 或右键菜单 Done 均可退出 Move 命令模式（回到Idle 模式）。
元件的旋转比较有意思，在移动元件的时候，右键选择 Rotate，元件中心与鼠标指针拉出一条线，此时用鼠标指针以元件中心画圈，元件跟着开始旋转，转到合适的位置单击鼠标即可确定摆放的方向。
布局的时候可以直接从原理图中直接定位某个元件，因为开始的时候元件都是堆在一块了，即设置原理图到PCB 的交互。
方法是在 Orcad Capture CIS 中选择菜单 Options-- References，在Miscellaneous 标签下勾选 Enable Intertool Communication 即可。