fpga及其应用试卷

第6部分理论知识考试模拟试卷FPGA理论知识试卷注意事项1、考试时间：30分钟。

2、请首先按要求在试卷的标封处填写您的姓名、准考证号和所在单位的名称。

3、请仔细阅读各种题目的回答要求，在规定的位置填写您的答案。

4、不要在试卷上乱写乱画，不要在标封区填写无关的内容。

一、判断题（第1题～第40题。

将判断结果填入括号中。

正确的填“√”，错误的填“×”。

每题1分，满分40分。

）1 .数字信号是指时间上和数值上都是离散的信号。

（）2 .所谓十进制就是以“10”为基数的计数体制，以此类推八进制就是以“8”为基数的计数体制，任何一个数可以用1,2,3,4,5,6,7,8等八个数码，按一定的规律排列起来显示。

（）3 .十进制数（25）D转换为二进制数为（11001）B（）4 .计算机或数字系统中通常采用二进制数的原因是二进制数所需要表示的状态只有“0”，“1”两种状态，便于用电路实现。

（）5 .某三个变量逻辑函数F，若以ABC的顺序列真值表，表中F=1的个数为5个。

若以CBA的顺序列真值表，则表中F=1的个数为4个。

（）6 .一个逻辑函数全部最小项之和恒等于1。

（）7 .在进行卡诺图化简逻辑函数时，同一方格可以被不同的包围圈重复包围。

（）8 .组合逻辑电路通常由门电路组合而成。

（）9 .组合逻辑电路的分析中正确列出真值表是最关键的一步。

（）10 .存在互补变量，就必然存在竞争冒险，所以消除互补变量可以消除竞争冒险。

（）11 .反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形称为状态图。

（）12 .同步计数器和异步计数器比较，同步计数器的最显著优点是工作速度高。

（）13 .异步电路就是指没有统一时钟的电路。

（）14 .典型时序逻辑电路包括触发器，计数器，移位寄存器，有限状态机，ALU等。

（）15 .数模转换的过程就是将数字码转换成与之对应的电平。

（）16 .Moore型有限机的输出只与有限状态自动机的当前状态有关，与输入信号的当前值无关。

【第一章】1、FPGA芯片的发展主要体现在哪几个方面？未来的发展趋势是什么？(1) 大容量、低电压、低功耗(2) 系统级高密度(3) FPGA和ASIC出现相互融合。

(4) 动态可重构2、EDA技术的优势是什么？缩短开发周期，有各类库的支持，简化逻辑设计，有利于设计文档的管理，能仿真测试，开发者有自主权，将所有开发环节纳入统一的自顶向下的设计中，有效的利用了计算机的自动设计能力。

3、EDA的设计流程包括哪几个环节？①设计输入（原理图/HDL文本编辑）②综合③FPGA/CPLD 适配④时序仿真与功能仿真⑤FPGA/CPLD编程下载⑥FPGA/CPLD器件电路硬件检测。

4、硬件描述语言的种类有哪些？VHDL 、Verilog HDL、SystemVerilog、System C 等5、自顶向下设计方法的优点是什么？过程大部分由计算机完成，可植性强，便于系统的优化和升级，以及对模型进行及时的修改，以改进系统或子系统的功能，更正设计错误，提高目标系统的工作速度，减小面积耗用，降低功耗和成本等。

在EDA技术应用中，自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。

高效，高稳定性，省时省力，成本较低。

6、ip核可分为哪几类？①软IP 、②固IP、③硬IP7、ip在EDA技术的应用和发展中的意义是什么？IP就是将某些功能固化，而当EDA设计也需要这些功能的时候，就可以直接将植入了此功能的IP拿过来直接用，而不用再重新设计。

这样既可以提高效率又可以减少设计风险。

IP核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证。

8、EDA的概念Electronic Design Automation，电子设计自动化。

简单一点EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言完成设计文件，然后由计算机自动地完成逻辑编译，化简，分割，综合，优化，布局，布线和仿真，直至对于特定目标芯片的适配编译，逻辑映射和编程下载等工作。

个。

16.（）在V erilog HDL中repeat语句可以连续执行一条语句n次，格式为：repeat（表达式）语句;，表达式通常为常量表达式。

17.（）函数可以没有输入变量，只能与主模块共用同一个仿真时间单位。

18.（）系统任务$stop任务的作用是把EDK工具置成暂停模式，这个任务不可以带参数表达式。

19.（）在V erilog HDL语句中，`include命令可以出现在源程序的任何地方，一个`include命令可以指定多个被包含的文件。

20.（）多路选择器简称多路器，它是一个单输入，多输出的组合逻辑电路，在数字系统中有着广泛的应用。

21.（）两段式状态机描述方法采用两个模块，采用同步时序描述状态转移，采用组合逻辑判断状态转移条件。

22.（）桶型移位寄存器的移位是通过对数据字的指定位左移或右移实现的。

23.（）定时验证利用器件的模型和电路互连关系来分析电路的时序，判断在实际设计中是否能达到硬件定时约束条件和输入输出定时特性的要求。

24.（）引脚到引脚延时是指输入引脚处的信号经过时序逻辑进行传输，出现在外部引脚上时所需的时间。

25.（）verilog和VHDL语言都是硬件描述语言，其中V erilog是IEEE标准。

26.（）使用Core Generator配置的乘加器是是不需要许可证的。

27.（）iMPACT可以支持并行电缆IV，平台电缆USB，但是不支持MultiPRO电缆。

28.（）PicoBlaze 算术逻辑单元中，执行所有的操作都是用任意一个寄存器提供的操作数完成。

29.（）只能用有条件的程序流控制指令控制程序的执行顺序。

30.（）picoblaze的指令存储深度是1K，指令宽度是8位。

31.（）PicoBlaze微控制器中有一个专门的空指令。

32.（）在PicoBlaze中，只要有JUMP指令出现，就需要2个clk周期去执行。

33.（）便签式存储器同样会受到复位信号的影响。

34.（）PicoBlaze 中输入和输出端口的定义范围在0-256。

FPGA设计与应用_大连理工大学中国大学mooc课后章节答案期末考试题库2023年1.Xilinx FPGA芯片的核心资源不包括（）。

答案:Flash2.Verilog HDL的常量不包括（）。

答案:枚举型3.最适合做开关级建模的语言是（）。

答案:Verilog HDL4.下列Verilog HDL标识符错误的是（）。

答案:16_bitss5.关于assign语句说法不正确的是（）。

答案:assign语句有可能综合成触发器。

6.关于always语句说法不正确的是（）。

答案:always语句一定综合成触发器。

7.下列不符合可综合设计的描述方法（）。

答案:使用阻塞赋值，使得行为描述语句内实现并行化。

8.下列哪个厂商不是FPGA的制造商（）。

答案:E-ELEMENTS9.ModelSim SE进行Verilog HDL仿真验证非必须的仿真库是（）。

答案:std_ver10.关于if和case语句说法不正确的是（）。

答案:case比if的面积小。

11.在Verilog HDL中，错误的整数表示是（）。

答案:4’200012.关于BlockRam说法正确的是（）。

答案:BlockRam的深度和位宽是可以配置的。

13.下列数据类型声明错误的是（）。

答案:wire data_i [2:0];14.假设向量线网a的值是4’b1001，下列表达式结果等于1的是（）。

答案:~^ a15.下列哪一项不是同步电路设计的优点（）。

答案:节约面积，提高集成度。

16.不属于FPGA设计流程中的仿真环节是（）。

答案:结构仿真17.关于逻辑运算符说法不准确的是（）。

答案:逻辑非（!）与一元非（~）用法完全相同。

18.关于端口说法正确的是（）。

答案:缺省的端口类型是wire型。

19.在always和initial语句中不可以使用的语句是（）。

答案:模块例化语句20.FPGA的配置模式不包括（）。

答案:主从模式21.不属于ChipScope Pro工具的部分是（）。

1.一个项目的输入输出端口是定义在 A 。

A. 实体中B. 结构体中C. 任何位置D. 进程体2. 描述项目具有逻辑功能的是 B 。

A. 实体B. 结构体C. 配置D. 进程3.关于1987标准的VHDL语言中，标识符描述正确的是 B 。

A. 下划线可以连用B. 下划线不能连用C. 不能使用下划线D. 可以使用任何字符4.VHDL语言中变量定义的位置是 D ;VHDL语言中信号定义的位置是 D 。

A. 实体中中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置5.变量和信号的描述正确的是 A 。

A. 变量赋值号是:=B. 信号赋值号是:=C. 变量赋值号是<=D. 二者没有区别6.变量和信号的描述正确的是 B 。

A. 变量可以带出进程B. 信号可以带出进程C. 信号不能带出进程D. 二者没有区别6.关于VHDL数据类型，正确的是 D 。

A. 数据类型不同不能进行运算B. 数据类型相同才能进行运算C. 数据类型相同或相符就可以运算D. 运算与数据类型无关7.关于VHDL数据类型，正确的是 B 。

A. 用户不能定义子类型B. 用户可以定义子类型C. 用户可以定义任何类型的数据D. 前面三个答案都是错误的8.可以不必声明而直接引用的数据类型是 C 。

A. STD_LOGICB. STD_LOGIC_VECTORC. BITD. 前面三个答案都是错误的9.使用STD_LOGIG_1164使用的数据类型时 B 。

A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D. 必须在结构体中声明10.VHDL运算符优先级的说法正确的是 C 。

A. 逻辑运算的优先级最高B. 关系运算的优先级最高C. 逻辑运算的优先级最低D. 关系运算的优先级最低11.VHDL中顺序语句放置位置说法正确的是 D 。

A.可以放在进程语句中B. 可以放在子程序中C. 不能放在任意位置D. 前面的说法都正确12.不属于顺序语句的是 B 。

哈尔滨理工大学2012 －2013 学年第 一 学期考试试题 B 卷考试科目： FPGA 技术与应用 考试时间：100分钟 试卷总分100分一、选择题（在每个小题四个备选答案中选出一个正确答案，填在题的括号中）（本大题共10小题，每小题1分，总计10分）1．FPGA/CPLD 器件通常也被称为（ ）。

A 可编程ASICB 半定制ASIC C 全定制ASICD 掩模ASIC 2． Altera 公司的Cyclon e Ⅱ系列器件属于（ ）。

A CPLD 系列器件B FPGA 系列器件C PLA （可编程逻辑阵列）器件D GAL （通用阵列逻辑）器件 3．信号属于（ ）。

A 数据类型B 数据对象C 变量D 整数 4．VHDL 综合器IEEE 标准库的STD_LOGIC_1164程序包中的转换函数to_stdlogic(A)完成的功能是 （ ）。

A 由bit_vector 类型转换为 std_logic_vector C 由bit 转换为 std_logicB 由std_logic_vector 类型转换为 bit_vector D 由std_logic 转换为 bit 5.关系操作符的作用是将相同数据类型的数据对象进行数据比较或关系排序判断，将结果以（ ）的数据表示出来。

A STD_LOGICB 布尔类型C 整数D BIT 6.大部分FPGA 器件都采用（ ）编程工艺。

A Flash 型B SRAM 型C EEPROM 型D 反熔丝型器件 7．VHDL 子程序是一个VHDL 程序模块，这个模块利用顺序语句来定义和完成算法，子程序不可以在VHDL 程序中那个位置进行定义（ ）。

A 程序包B 实体C 结构体D 进程 8.LOOP 语句属于（ ）语句。

A 条件信号赋值语句B 进程语句C 并行语句D 顺序语句 9．VHDL 综合器支持 （ ） 数据类型。

A FILEB TIMEC BITD REAL 10．数字16#0E6# 表示十进制数（ ）A 254B 230C 38D 168二、填空题（本大题共10空，每空2分，总计20分）1．EDA英文全名是。

第一阶段测验本卷共分为1大题24小题，总分100 分。

本卷得分:100•1.变量和信号的描述正确的是()。

A.变量赋值号是:=2.在EDA中，IP的中文含义是()。

D.知识产权核3.可编程逻辑器件的英文简称是()。

D.PLD4.现场可编程门阵列的英文简称是()。

A.FPGA5.不属于顺序语句的是()。

B.LOOP语句6.VHDL中顺序语句放置位置说法正确的是()。

D.前面的说法都正确7.VHDL运算符优先级的说法正确的是()。

C.逻辑运算的优先级最低8.使用STD_LOGIG_1164使用的数据类型时()。

B.必须在库和包集合中声明9.可以不必声明而直接引用的数据类型是()。

C.BIT10.关于VHDL数据类型，正确的是()。

B.用户可以定义子类型11.关于VHDL数据类型，正确的是()。

D.运算与数据类型无关12.变量和信号的描述正确的是()。

B.信号可以带出进程13.在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是_____。

C.进程由说明部分、结构体部分、和敏感信号三部分组成；(进程由声明语句、顺序语句、敏感信号列表组成)14.VHDL语言中信号定义的位置是()。

D.结构体中特定位置15.关于1987标准的VHDL语言中，标识符描述正确的是()。

B.下划线不能连用16.描述项目具有逻辑功能的是()。

B.结构体17.一个项目的输入输出端口是定义在()。

A.实体中18.关于VHDL中的数字，请找出以下数字中最大的一个：_____。

（整型数字的表示） A.2#1111_1110#--二进制数，下划线不影响数值大小，只是增强可读性，转换成10进制数为：25419.下列标识符中，_____是不合法的标识符。

（标识符开头必须是英文字符）B.9moon20.LIBRARY___;--库的声明USEIEEE.STD_LOGIC_1164.ALL;--库的引用，引用IEEE库中的std_logic_1164中的所有项目 A.IEEE21.VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述____。

fpga期末考试试题一、选择题（每题2分，共20分）1. 下列哪个选项是FPGA的基本组成单元？A. 寄存器B. 逻辑门C. 触发器D. 微处理器2. FPGA与ASIC的主要区别是什么？A. FPGA是可编程的，ASIC是固定的B. FPGA是固定的，ASIC是可编程的C. 两者都是可编程的D. 两者都是固定的3. 在FPGA设计中，以下哪个工具用于逻辑综合？A. 仿真工具B. 布局和布线工具C. 综合工具D. 时序分析工具4. 以下哪个是FPGA设计中的时序约束？A. 电源约束B. 面积约束C. 时钟约束D. 信号完整性约束5. 在FPGA设计中，什么是“资源利用率”？A. FPGA芯片上使用的逻辑单元数量B. FPGA芯片上使用的存储单元数量C. FPGA芯片上使用的I/O端口数量D. FPGA芯片上使用的电源数量二、简答题（每题10分，共30分）1. 简述FPGA设计流程的主要步骤。

2. 解释什么是“硬件描述语言”并列举至少两种常见的硬件描述语言。

3. 描述FPGA与CPLD在结构上的主要区别。

三、计算题（每题15分，共30分）1. 假设有一个FPGA设计，其最大工作频率为100MHz，要求设计一个时钟分频器，将输入时钟频率降低到25MHz。

请计算所需的分频系数，并简述如何实现。

2. 给定一个FPGA设计，其内部有一个8位的计数器，计数器的时钟频率为50MHz。

如果需要在FPGA上实现一个周期为1秒的定时器，计算所需的计数器最大值，并说明如何实现。

四、设计题（20分）设计一个简单的FPGA逻辑电路，实现一个4位的二进制加法器。

要求如下：- 输入为两个4位的二进制数A和B。

- 输出为一个4位的二进制数S，表示A和B的和。

- 如果和超过4位，则输出最高位的进位。

- 画出逻辑电路图，并使用硬件描述语言（如VHDL或Verilog）编写相应的代码。

五、论述题（20分）论述FPGA在嵌入式系统设计中的优势和局限性，并给出一个可能的应用场景。

FPGA认证考试试题笔试部分：（总分40分）一、单选题（每题1分，共30分）1.FPGA项目中必须使用下面哪种扩展名类型的源文件作为顶层设计文件？（）A.原理图文档(某.SchDoc)B.VHDL文件(某.vhd)C.OpenBu系统文件(某.OpenBu)D.VerilogHDL文件(某.v)2.在FPGA内构建一个包含处理器的系统时，如何将外部存储器映射到处理器地址访问空间？（）A.通过系统导入命令B.由系统自动建立映射关系C.通过编译FPGA项目D.通过手工建立映射关系3.在FPGA项目设计的哪个处理阶段可以生成FPGA编程所需的二进制码流文件？（）4.目前FPGA设计输入，即设计方法有多种，以下哪个不是开发FPGA 的方法？（）A.原理图式设计方法B.VHDL语言描述设计方法C.Verilog语言描述设计方法D.在非嵌入式开发中，利用纯C语言设计描述5.FPGA通用集成库提供最多的是在FPGA设计中所用到的哪种器件？（）A.逻辑器件B.外设接口器件C.处理器器件D.端口连接描述器件6.用厂商管脚文件来做什么用途？（）~1~用于导入由布局布线工具决定的管脚分配，到约束文件用于创建新的VHDL实体的端口界面7.FPGA制造工艺体现摩尔定律优势，即FPGA容量和性能每18个月翻倍，早在2022年FPGA设计工艺已步入？（）A.25nm时代B.38nm时代C.30nm时代D.28nm时代8.在AltiumDeigner设计OpenBu系统时，哪类IP目前还无法直接获得？（）A.连接器（connector）B.处理器（proceor）9.NanoBoard板、外设板或者子板上的端口到管脚映射资源是在哪里定义的？（）A.在FPGA项目结构里B.在动态生成的映射约束文件里C.在FPGA项目的顶层原理图D.在相应的板级约束文件里A.HDMIB.JTAGC.Ne某uD.JPEG11.关于配置和约束文件，下面哪种说法不正确？（）A.一个配置可以包含多个绑定不同的物理器件的约束文件B.同一个约束文件可以被多个配置使用C.多个约束文件可以被分配到同一个配置D.自动配置功能是连接到桌面级NanoBoard平台的快速方法12.通用JTAG接口适配器的SOFT_TDI,SOFT_TDO,SOFT_TCK和SOFT_TMS信号探针的功能？（）A.访问硬器件JTAG链，允许与物理器件交互B.访问软器件JTAG链，访问FPGA设计中的虚拟仪器C.访问板的NanoBoardJTAG链D.重启板的电源13.在哪里使能对物理器件的管脚状态的实时监控功能？（）A.在原理图文件内~2~B.在硬件器件面板内C.在器件视图页面中D.在JTAG浏览面板内14.使用下面哪种虚拟仪器，可以输出一个数字频率信号？（）A.调测终端（TERMINAL）B.数字IO（DIGITAL_IO）C.频率计数器（FRQCNT2）D.频率发生器（CLKGEN）15.数字IO模块能有多少输入和输出？（）A.8B.16C.无限制D.3216.使用可配置的逻辑分析仪时，其最大可捕获的数据宽度为？（）A.8B.64C.16D.3217.用于管理FPGA连接的硬件资源的“管理配置器”可以在如下的哪个命令中访问得到？（）A.D某P>>PreferenceB.Deign>>DocumentOptionC.Project>>ProjectOptionD.Project>>Co nfigurationManager18.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（）。

fpga考试试卷一、选择题（每题2分，共20分）1. FPGA代表什么？A. Field Programmable Gate ArrayB. Fixed Programmable Gate ArrayC. Flexible Programmable Gate ArrayD. Free Programmable Gate Array2. FPGA设计中，以下哪个不是基本逻辑单元？A. 逻辑单元（LUT）B. 触发器（FF）C. 乘法器（DSP）D. 存储器块（RAM）3. 在FPGA设计中，以下哪个不是配置存储器？A. 配置ROMB. 配置RAMC. 配置FLASHD. 配置EPROM4. FPGA设计中的时钟资源包括哪些？A. 全局时钟B. 区域时钟C. 局部时钟D. 所有以上选项5. 下列哪个不是FPGA设计中的I/O标准？A. LVTTLB. LVCMOSC. SSTLD. RS-2326. FPGA设计中的同步复位和异步复位有什么区别？A. 同步复位在时钟边沿触发，异步复位在任何时间点触发B. 异步复位在时钟边沿触发，同步复位在任何时间点触发C. 同步复位和异步复位在触发方式上没有区别D. 以上选项都不正确7. 在FPGA设计中，以下哪个不是常用的仿真工具？A. ModelSimB. ISEC. VivadoD. Xilinx8. FPGA设计中的资源利用率包括哪些？A. 逻辑资源利用率B. 存储资源利用率C. I/O资源利用率D. 所有以上选项9. FPGA设计中的功耗主要由哪些因素决定？A. 逻辑资源的使用B. 时钟频率C. I/O引脚的数量D. 所有以上选项10. 在FPGA设计中，以下哪个不是常见的测试方法？A. 功能仿真B. 时序仿真C. 静态仿真D. 硬件测试二、填空题（每题2分，共20分）1. FPGA的全称是_________，它是一种可以通过编程改变其内部逻辑结构的集成电路。