超大规模集成电路的设计专用语言43页PPT

Part
03
超大规模集成电路制造工艺
制造流程
制造流程概述
超大规模集成电路的制造流程包 括晶圆制备、外延层生长、光刻 、刻蚀、离子注入、化学机械抛
光、检测与封装等步骤。
晶圆制备
晶圆制备是超大规模集成电路制造 的第一步，涉及到单晶硅锭的切割 和研磨，以获得所需厚度的晶圆。
外延层生长
外延层生长是指在单晶衬底上通过 化学气相沉积等方法生长出与衬底 晶体结构相同或相似的单晶层。
解决方案3
加强环保监管和提高环保意识：通过加强环保监管和提 高环保意识，推动超大规模集成电路制造行业的可持续 发展。
Part
04
超大规模集成电路封装与测试
封装技术
芯片封装
将集成电路芯片封装在管 壳内，以保护芯片免受环 境影响和机械损伤。
封装材料
常用的封装材料包括陶瓷 、金属和塑料等，每种材 料都有其独特的优点和适 用范围。
制造设备
超大规模集成电路制造中需要使用到各种复杂的设备和工具，如光刻机、刻蚀机 、离子注入机、化学机械抛光机等。

制造中的挑战与解决方案
挑战1
高精度制造技术的挑战：随着集成电路规模的不断缩小 ，制造精度和工艺控制的要求也越来越高，需要不断改 进制造工艺和研发新的制造技术。
挑战2
制造成本的不断增加：随着技术不断进步，超大规模集 成电路的制造成本也在不断增加，需要寻求更经济、高 效的制造方法和工艺。
封装形式
根据集成电路的类型和应 用需求，有多种封装形式 可供选择，如DIP、SOP 、QFP等。
测试方法与设备
测试方法
包括功能测试、性能测试、可靠 性测试等，以确保集成电路的性
能和质量。
测试设备

与非门：Y=A1A2
河南工业大学 电气工程学院
3.3 影响集成电路性能的因素和发展趋势
• • • • • 有源器件 无源器件 隔离区 互连线 钝化保护层
• 寄生效应：电容、有源器件、 电阻、电感
河南工业大学 电气工程学院
3.4 影响集成电路性能的因素和发展趋势
器件的门延迟： 迁移率 沟道长度 电路的互连延迟： 线电阻（线尺寸、电阻率） 线电容（介电常数、面积） 途径： 提高迁移率，如GeSi材料 减小沟道长度 互连的类别： 芯片内互连、芯片间互连 长线互连(Global)
漏极
n+
n+
P型硅基板
半 导
河南工业大学 电气工程学院
基
体
MOSFET的工作原理
源极(S) 栅极(G)
MOS晶体管的基本结构
漏极(D) 源极
栅极（金属）
绝缘层（SiO2）
漏极
n+
n+
P型硅基板
半
导 体 基
MOS晶体管的动作
板 MOS晶体管实质上是一种使
河南工业大学 电气工程学院 电流时而流过，时而切断的 开关
中等线互连
短线互连(Local)
河南工业大学 电气工程学院
减小互连的途径：
增加互连层数
增大互连线截面
Cu互连、Low K介质 多芯片模块（MCM） 系统芯片（System on a chip）
减小特征尺寸、提高集成度、Cu互连、系统优化设计、SOC
河南工业大学 电气工程学院
源极(S) 栅极(G)
源极
栅极
漏极
漏极(D)
源极 漏极
VG=0 VS=0 VD=0
栅极电压为零时，存储在 源漏极中的电子互相隔离

Uses of ATE test data / 目的(mùdì): Reject bad DUTS or quality sort Fabrication process information Design weakness information Devices that did not fail are good only if tests covered
Need to understand parametric testing/理解参数测试
Used to take setup, hold time measurements
Use to compute VIL , VIH , VOL , VOH , tr , tf , td ,
IOL, IOH , IIL, IIH
Tuned to specific systems application
方法：Often done for a random sample of devices
Sample size depends on device quality and system reliability requirements
目的： Avoids putting defective device in a
system where cost of diagnosis exceeds incoming
inspection cost
2021/10/13
14
第十四页，共45页。
3. Test Specifications & Plan 测试(cèshì)标准和方案
阶段：量产前 目的：确保设计正确，满足所有标准
任务：进行功能测试和参数测试，甚至内部节 点的测试：

11．TQFP 扁平簿片方形封装 12．TSOP 微型簿片式封装 13．CBGA 陶瓷焊球阵列封装 14．CPGA 陶瓷针栅阵列封装 15．CQFP 陶瓷四边引线扁平 16．CERDIP 陶瓷熔封双列 17．PBGA 塑料焊球阵列封装 18．SSOP 窄间距小外型塑封 19．WLCSP 晶圆片级芯片规 模封装 20．FCOB 板上倒装片
CSP封装具有以下特点： (1)满足了LSI芯片引出脚不断增加的需要； (2)解决丁IC裸芯片不能进行交流参数测 试和老化筛选的问题； (3)封装面积缩小，延迟时间大大缩小。
5.3 发展趋势
• 1、MCM封装 • 2、三维封装
1、MCM组装 Multi chip module
芯片 封装体
芯片
封装外壳
五、集成电路封装技术
• 1、直插式 • 2、表面贴装式 • 3、芯片尺寸封装 • 4、发展趋势
5.1 直插式
• To封装：
• DIP封装
5.1 直插式
DIP封装特点： • (1)适合PCB的穿孔安装，操作方便； • (2)比TO型封装易于对PCB布线； • (3)芯片面积与封装面积之间的比值较大，故体积
二、集成电路特点
• 集成电路具有体积小，重量轻，引出线和焊接点 少，寿命长，可靠性高，性能好等优点，同时成 本低，便于大规模生产。它不仅在工、民用电子 设备如收录机、电视机、计算机等方面得到广泛 的应用，同时在军事、通讯、遥控等方面也得到 广泛的应用。用集成电路来装配电子设备，其装 配密度比晶体管可提高几十倍至几千倍，设备的 稳定工作 时间也可大大提高。
1959年仙童公司制造的IC
诺伊斯
三、集成电路发展
• 第一阶段：1962年制造出集成了12个晶体管的小规模集成 电路（SSI）芯片。

Lecture 0: Introduction
Introduction
Integrated circuits: many transistors on one chip. Very Large Scale Integration (VLSI): bucketloads! Complementary Metal Oxide Semiconductor
12
CMOS NAND Gate
ABY 001 011 101 110
OOFNFNFF
OOFNF
Y
A 10
OOFNF
B 1010
OOFFNNFF
0: Introduction
CMOS VLSI Design 4th Ed.
13
CMOS NOR Gate
ABY
001
A
010
100
B
110
Y
பைடு நூலகம்
0: Introduction
nMOS transistor
pMOS transistor
CMOS VLSI Design 4th Ed.
VDD well tap
19
Detailed Mask Views
Six masks
n well
– n-well
– Polysilicon
Polysilicon
– n+ diffusion
15
CMOS Fabrication
CMOS transistors are fabricated on silicon wafer Lithography process similar to printing press On each step, different materials are deposited or

•
做一枚螺丝钉，那里需要那里上。20. 12.2300 :56:140 0:56De c-2023 -Dec-2 0
•
日复一日的努力只为成就美好的明天 。00:56:1400:5 6:1400:56Wed nesday , December 23, 2020
•
安全放在第一位，防微杜渐。20.12.23 20.12.2 300:56:1400:5 6:14De cember 23, 2020
– 线性集成电路：又叫做放大集成电路，如运算 放大器、电压比较器、跟随器等
– 非线性集成电路：如振荡器、定时器等电路
• 数模混合集成电路(Digital - Analog IC) ：例 如数模(D/A)转换器和模数(A/D)转换器等
双极型
单片集成电路 MOS型PNM MOOSS
按结构分类 混合集成电薄 厚 路 Bi膜 膜 MO 混 混S合 合 型 C集 集 M B B成 成 O iiC MS电 电 M OO S路 路S
– NPN型双极集成电路 – PNP型双极集成电路
优点是速度高、驱动能力强， 缺点是功耗较大、集成度较低
• 金属-氧化物-半导体(MOS)集成电路：主要由 MOS晶体管(单极晶体管)构成
– NMOS – PMOS
– CMOS(互补ຫໍສະໝຸດ OS)功耗低、集成度高，随着特征 尺寸的缩小，速度也可以很高
• 双极-MOS(BiMOS)集成电路：同时包括双极和 MOS晶体管的集成电路为BiMOS集成电路，综 合了双极和MOS器件两者的优点，但制作工艺 复杂
集成电路发展的特点：性能提高、价格降低
主要途径：缩小器件的特征尺寸 增大硅片面积
1.双极集成电路基础
有源元件：双极晶体管 无源元件：电阻、电容、电感等

方程描述
寄存器级（RTL） 基本单元为寄存器、计数器、多路选择器、算术
第一章 EDA技术与硬件描述语言
Synopsys（综合） Synplify（综合） Precision（综合）
ASIC和PLD器件比较
ModelSim（仿真）
PLD器件（可编程逻辑器件）
（4）各模块硬件电路连接起来整体调试
版图级
几何图形及工艺规则
IEEE确认为标准硬件描述语言 。 IEEE公布了
VHDL的标准版本，IEEE-1076（简称87版) 1993
年，IEEE对VHDL进行了修订，公布了新版本的
VHDL，即IEEE标准的1076-1993版本，（简称
93版）。最新版本
2 特点
（1）VHDL具有很强的行为描述能力，可以从逻辑行为上描述和设计大规模 电子系统
设人计力中 。采用布尔方程核或心门级是描述计方算式，机难以仿有真效完和成设自计动，特布别对局于布大规线模集，成主电路要来说应，用采用软布尔件方有程或数门级字描、述，模需要拟花电费大量 （PL2D）器具件有（丰可富编的程仿逻路真辑语分器句件析和）库、函数印，刷可以电在大路型板系统、设计现的场早期可，就编进程行仿门真 阵列布局布线，分为设计分析 版原图理级 图（选择合几适何器生图件形产再及进工测行艺设试规计则多） 个软件包。不能进行系统级仿真与综合。如在产品开发 （逻4辑）单各元模等块。硬件电后路连期接发起来现整体错调误试 ，浪费大
周期缩短，也促进了集成电路设计发展
▪ 三 硬件描述语言VHDL
▪
▪
所谓硬件描述语言（HDL）就是该语言可以描
述硬件电路的功能，信号连接关系及定时关系。
▪
VHDL的英文全名是Very-High-Speed

Structured Design Design Partitioning
CMOS VLSI Design 4th Ed.
4
Structured Design
Hierarchy: Divide and Conquer – Recursively system into modules
Regularity – Reuse modules wherever possible – Ex: Standard cell library
16
Logic Design
Start at top level – Hierarchically decompose MIPS into units
Top-level interface
corsycsilltaatlo2 cgr l-eopnchekar sae top pr h h1 2
memread memw rite
CMOS VLSI Design 4th Ed.
11
Fibonacci (Assembly)
1st statement: n = 8 How do we translate this to assembly?
CMOS VLSI Design 4th Ed.
12
Fibonacci (Binary)
MIPS is a 32-bit architecture with 32 registers – Consider 8-bit subset using 8-bit datapath – Only implement 8 registers ($0 - $7) – $0 hardwired to 00000000 – 8-bit program counter