三输入异或门版图设计

目录一、电路逻辑功能 (2)1.1、电路设计流程 (2)1.2、真值表与表达式 (2)1.3、电路逻辑图 (3)1.4、线路图 (3)1.5、ERC验证及T-Spice仿真 (4)二、版图设计 (6)2.1、总体版图设计流程 (6)2.2、总体版图以及DRC验证 (7)2.3、三输入异或门T-Spice仿真 (8)三、三输入异或门版图设计的LVS验证 (9)四、结论 (10)一、电路逻辑功能1.1、电路设计流程1.2、真值表与表达式表达式：Y =A⊕B⊕C=C B A+C B A+C B A+ABC真值表：A B C Y F0 0 0 0 1 0 0 1 1 0 0 1 0 1 00 1 1 0 11 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 01.3、电路逻辑图1.4、线路图1.5、ERC验证及T-Spice仿真二、版图设计2.1、总体版图设计流程操作步骤：1．新建文件夹：在电脑E 盘新建文件夹，文件夹名为XOR。

2．打开L-Edit 软件：在桌面上双击L-Edit v13.0 快捷键，打开L-Edit v13.0 软件。

3．另存新文件：选择File——Save As 命令，打开“另存为”对话框，在“保存在”下拉列表框中选择存储目录（存储在刚才新建的文件夹XOR中），在“文件名”文本框中输入文件名称，例如：XOR。

4．取代设定：选择File——Replace Setup 命令，单击出现的对话框的From file 下拉列表右侧的Browser按钮，选择d:\My Documents\Tanner EDA\Tanner Toolsv13.0\L-Edit and LVS\SPR\Lights\Layout\lights.tdb文件，如图所示，再单击OK 按钮。

接着出现一个警告对话框，按确定按钮，就可将lights.tdb文件的设定选择性应用在目前编辑的文件，包括格点设定、图层设定等。

2.000
4.3a
Select Edge to ActC nt
1.000
4.4a
Select Mi nimum Width
2.000
4.4c
Select to Select Spac ing
2.000
异或门的应用范围广，在实际应用中可以用来实现奇偶发生器或模2加法器，
还可以用作加法器、异或密码、异或校检、异或门倍频器、可控反相器等等。虽
然异或不是开关代数的基本运算之一，但是在实际运用中我们依然会相当普遍地 使用到分立的异或门。因此，我们为了熟练了解、掌握异或门这一基本逻辑电路， 对异或门电路进行了这次课程设计。
2.1
Active Mi nimum Width
3.000
2.2
Active to Active Spac ing
3.000
2.3a
Source/Drain Active to Well Edge
5.000
2.3b
Source/Drain Active to Well Space
5.000
2.4a
WellCo ntact(Active) to Well Edge
异或门（英语:Exclusive-OR gate，简称XOF^ate,又称EOF^ate、ExOF^ate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或
门可由2输入异或门构成。
三输入异或门在数字集成逻辑电路中主要用来实现逻辑异或的功能。对于三 输入异或门来说，若输入为偶数（此处包括0）个高电平1,则输出为低电平0； 否则输出为高电平1。
异或门的逻辑表达式：
进一步可得到一位比较器的真值表：
A
B

1绪论1.1设计背景集成电路的出现与飞速发展彻底改变了人类文明和人们日常生活的面目。

近几年，中国集成电路产业取得了飞速发展。

集成电路掩模版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。

集成电路掩模版图设计是一门技术，它需要设计者具有电路系统原理与工艺制造方面的基础知识。

但它更需要设计者的创造性、空间想象力和耐性，需要设计者长期工作的经验和知识的积累，需要设计者对日新月异的集成电路发展密切关注和探索。

互补金属-氧化物-半导体集成电路，简称CMOS电路，是集成电路中于六十年代后期才发展起来的后起之秀。

到了六十年代，随着平面型晶体管的发展，以及人们对于半导表面性质认识的深化，特别是具有优良性能的热生长二氧化硅薄膜的成功生长，才导致MOS绝缘栅场效应晶体管和MOS集成电路的问世。

为了把设计的线路生产为集成电路，还必须进行版图设计。

即根据线路中各器件的尺寸和互连进行合理的布局。

版图设计的优劣，很大程度上决定了产品的成品率和可靠性。

在版图设计中的考虑原则是尽可能缩小有源区（即仅包括器件和互连引线部分，不包括键合点)。

这不仅可以减小芯片面积，而且有利于成品率提高。

电源线和地线的走线要通畅，减小串联电阻，保证电路的参量指标。

在可能的条件下，引线孔尽量开大，保证接触良好。

现代化的计算机辅助制版技术，能大大减小人力，做出最佳图形，特别是为大规模集成电路所必需。

中国集成电路产业已经形成了IC设计、制造、封装测试三业及支撑配套业共同发展的较为完善的产业链格局，随着IC设计和芯片制造行业的迅猛发展，国内集成电路价值链格局继续改变，其总体趋势是设计业和芯片制造业所占比例迅速上升。

1.2设计目标1.用tanner软件中的原理图编辑器S-Edit编辑三输入与门电路原理图。

2.用tanner软件中的L-Edit绘制三输入与门电路版图，并进行DRC 验证。

院课程设计三输入与门设计学生姓名：学院：专业班级：专业课程：集成电路设计基础指导教师：年月日目录一、概述 (2)二、设计要求 (3)三、设计原理 (3)四、设计思路 (4)4.1非门电路 (4)4.2三输入与非门电路 (4)五、三输入与门电路设计 (6)5.1原理图设计 (6)5.2仿真分析 (6)六、版图设计 (8)6.1 PMOS管版图设计 (8)6.2 NMOS管版图设计 (10)6.3与门版图设计 (11)七、LVS比对 (15)八、心得体会 (16)参考文献 (17)一、概述随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。

而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。

随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。

集成电路有两种。

一种是模拟集成电路。

另一种是数字集成电路。

从制造工艺上可以将目前使用的数字集成电路分为双极型、单极型和混合型三种。

而在数字集成电路中应用最广泛的就是CMOS集成电路，CMOS集成电路出现于20世纪60年代后期，随着其制造工艺的不断进步，CMOS电路逐渐成为当前集成电路的主流产品。

本文便是讨论的CMOS与门电路的设计仿真及版图等的设计。

版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。

集成电路制造厂家根据版图来制造掩膜。

版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。

不同的工艺，有不同的设计规则。

设计者只有得到了厂家提供的规则以后，才能开始设计。

版图在设计的过程中要进行定期的检查，避免错误的积累而导致难以修改。

很多集成电路的设计软件都有设计版图的功能，L-Edit软件的的版图设计软件帮助设计者在图形方式下绘制版图。

巢湖学院《集成电路CAD》课程设计报告设计题目：三输入异或门电路设计专业班级：10微电子学号：10031050姓名：王亚北指导教师：陈初侠2013年6月20日目录一．电路逻辑功能 (3)1.1电路逻辑图 (3)1.2、真值表与表达式 (3)1.3、线路图 (4)1.4、ERC验证 (5)1.5、电路图T-SPICE以及波形图仿真 (5)二、版图设计 (6)2.1、总体版图以及DRC验证 ......................... 错误！未定义书签。

2.2、版图输出T-SPICE以及波形图仿真 (7)2.3、版图制作说明.......................................... 错误！未定义书签。

三、三输入异或门版图设计的LVS验证 (8)3.1、LVS软件的介绍 (8)3.2、LVS对比结果 ...................................... 错误！未定义书签。

四、三输入异或门版图设计问题讨论........... 错误！未定义书签。

五、结论.................................................... 错误！未定义书签。

一．电路逻辑功能1.1.电路逻辑图1.2表达式与真值表表达式：C B A ABC C B A C B A Y +++=真值表如下图B C Y F 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 11111.3线路图1.4、ERC 验证ERC： Electrical Rules Check 电气规则检查，主要是对电路原理图的电学法则进行测试，通常是按照用户指定的物理、逻辑特性经行。

通常在电路原理设计完成之后，网表文件生成之前，设计者需要进行电气法测试。

其任务是利用软件测试用户设计的电路，以便找出人为的疏忽，测试完成之后，系统还将自动生成各种可能错误的报告，同时在电路原理图的相应位置上记号，以便进行修正。

文档来源为:从网络收集整理.word 版本可编辑.欢迎下载支持.三输入或非门版图设计目录1.绪论 .............................. 错误!未定义书签。

1.1版图设计基础知识............. 错误! 未定义书签。

1.2版图设计方法 01.3设计目标 (2)2. 三输入或非门电路 (3)2.1 三输入或非门电路结构 (3)2.2 三输入或非门电路电路仿真 (4)2.3三输入或非门电路的版图绘制 (5)2.4三输入或非门电路的版图电路仿真 (6)2.5LVS检查匹配 (7)总结 (8)参考文献 (9)附录一：原理图网表 (10)附录二：版图网表 (10)I1 绪论1.1版图设计基础知识集成电路从60年代开始，经历了小规模集成, 中规模集成，大规模集成，到目前的超大规模集成。

单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电子系统。

在整个设计过程中，版图( layout )设计或者称作物理设计 (physical design )是其中重要的一环。

他是把每个原件的电路表示转换成集合表示，同时，元件[1] 间连接的线网也被转换成几何连线图形[1]。

对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：划分为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。

版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。

布线完成模块间的互连，并进一步优化布线结果。

压缩是布线完成后的优化处理过程，他试图进一步减小芯片的面积。

1.2版图设计方法可以从不同角度对版图设计方法进行分类。

如果按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计 2 大类。

如果按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制( fullcustom)和半定制(semicustom)2 大类。

而对于全定制设计模式，目前有 3 种CAD 工具服务于他：几何图形的交互图形编辑、符号法和积木块自动布图。

目录1 绪论 (1)1.1 设计背景 (1)1.2 设计目标 (2)2 三输入与非门电路原理图编辑 (3)2.1 三输入与非门电路结构 (3)2.2 三输入与非门电路仿真分析波形 (4)2.3 三输入与非门电路的版图绘制 (5)2.4 三输入与非门版图电路仿真并分析波形 (6)2.5 LVS检查匹配 (7)总结 (8)参考文献 (9)附录一：电路原理图网表 (10)附录二：版图网表 (11)1 绪论1.1 设计背景随着集成电路技术的日益进步，使得计算机辅助设计（CAD）技术已成为电路设计师不可缺少的有力工具[1]。

国内外电子线路CAD软件的相继推出与版本更新，使CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。

CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。

tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice 程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件。

Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。

该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。

其中的L-Edit 版图编辑器在国内应用广泛，具有很高知名度。

L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件L-Edit Pro 包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。

《集成电路工艺与版图设计》课堂作业班级：电子科学与技术01班姓名：曾海学号：201031722、3、4输入异或门版图设计如下：一、二输入异或门：（1）原理图：<2>L-edit中进行设计的如下二输入或非门版图<3>提取后在T-SPICE中进行参数及输入输出设置如下:VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0)VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<4>在W-EDIT中得到仿真波形图：二、三输入或非门<1>三输入异或门版图<3>参数及输入输出设置VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0) VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<3>仿真图三、四输入或非门<1>版图设计<2>参数及输入输设置Vdd Vdd GND 5VA A GND BIT ({1001} pw=20N lt=10N ht=10N on=5 off= 0)VB B GND BIT ({1010} pw=20N lt=10N ht=10N on=5 off= 0)VC C GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0)VD D GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0).tran 20N 100N.print tran v(OUT) v(A) v(B) v(C) v(D)<3>仿真图4、版图设计总结（1）本次设计中，由仿真图可以看出，仿真波形不是标准的方波图形，而是有相应的误差，可能是由于版图的设计中，布线或器件的放置不合理导致的。

目录1 绪论 (1)1.1 设计背景 (1)1.2 设计目标 (2)2 三输入与非门电路原理图编辑 (3)2.1 三输入与非门电路结构 (3)2.2 三输入与非门电路仿真分析波形 (4)2.3 三输入与非门电路的版图绘制 (5)2.4 三输入与非门版图电路仿真并分析波形 (6)2.5 LVS检查匹配 (7)总结 (8)参考文献 (9)附录一：电路原理图网表 (10)附录二：版图网表 (11)1 绪论1.1 设计背景随着集成电路技术的日益进步，使得计算机辅助设计（CAD）技术已成为电路设计师不可缺少的有力工具[1]。

国内外电子线路CAD软件的相继推出与版本更新，使CAD技术的应用渗透到电子线路与系统设计的各个领域，如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。

CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。

tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice 程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件。

Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。

该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。

其中的L-Edit 版图编辑器在国内应用广泛，具有很高知名度。

L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件L-Edit Pro 包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。

《集成电路版图设计》实验（一）：三输入与或门设计一．设计目的1、掌握使用Ledit软件绘制基本的元器件单元版图。

2、掌握数字电路基本单元CMOS版图的绘制方法，并利用CMOS版图设计简单的门电路，然后对其进行基本的DRC检查。

3、学习标准逻辑单元的版图绘制。

二．设计原理（一）设计步骤：1、设计参数设置：包括工艺参数设置（理解Technology Unit和Technology Setup的关系）、栅格设置（理解显示栅格、鼠标栅格和定位栅格)、选择参数设置等2、布局布线：安排各个晶体管、基本单元、复杂单元在芯片上的位置，并且设计走线，实现管间、门间、单元间的互连。

4、尺寸确定：确定晶体管尺寸（W、L)、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等（此次实验可以忽略）。

5、版图编辑（Layout Editor ):规定各个工艺层上图形的形状、尺寸和位置。

6、布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。

7、版图检查(Layout Check ）：设计规则检验（DRC,Design Rule Check），能够找到DRC规则在版图的应用点。

（二)设计目标：1、满足电路功能、性能指标、质量要求。

2、尽可能达到面积的最小化，以提高集成度,降低成本。

3、尽可能缩短连线，以减少复杂度，缩短延时、改善可靠性.三．设计内容用CMOS工艺设计一个三输入与或门F=A+B﹡C，进行基本的DRC检查。

四。

评价标准本次的实验作业旨在让同学通过亲身实践，对所学的CMOS集成电路设计有一个更系统更全面的了解，并且通过软件的使用，达到将来参与电路设计工作的的入门练习作用.五．部分设计规则描述设计规则是设计人员与工艺人员之间的接口与“协议”, 版图设计必须无条件的服从的准则,可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。

设计规则主要包括几何规则、电学规则以及走线规则。

能参数。
二、设计原理：
异或门（英语:Exclusive-OR gate，简称XOF^ate,又称EOF^ate、ExOF^ate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或
门可由2输入异或门构成。
三输入异或门在数字集成逻辑电路中主要用来实现逻辑异或的功能。对于三 输入异或门来说，若输入为偶数（此处包括0）个高电平1,则输出为低电平0； 否则输出为高电平1。
2.000
4.3a
Select Edge to ActC nt
1.000
4.4a
Select Mi nimum Width
2.000
4.4c
Select to Select Spac ing
2.000
2.1
Active Mi nimum Width
3.000
2.2
Active to Active Spac ing
3.000
2.3a
Source/Drain Active to Well Edge
5.000
2.3b
Source/Drain Active to Well Space
5.000
2.4a
WellCo ntact(Active) to Well Edge
异或门的逻辑表达式：
进一步可得到一位比较器的真值表：
A
B
C
Y
F
0
0
0
0
1
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0

基于Cadence 平台三输入或非门的设计设计目的：1、熟悉candence 软件，并掌握其各种工具的使用方法。

2、用cadence 设计一个三输入或非门，并画出仿真电路、版图、并验证其特性。

一、设计背景1.cadence 简介：Cadence 公司的电子设计自动化（Electronic Design Automation ）产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC 综合及布局布线，模拟、混合信号及射频IC 设计，全定制 集成电路设计，IC 物理验证，PCB 设计和硬件仿真建模等。

本次设计是基于cadence 工具的三输入或非门的电路和版图设计。

2.三输入或非门：a.逻辑表达式：b.逻辑符号：c.真值表：CB A Y ++=二、三输入或非门电路设计和逻辑仿真进入红帽4系统，打开终端输入cd Artist446进入Artist446目录，输入icms &命令运行Cadence软件。

在打开的CIW的窗口选择tools →Library Manager建立一个新的库文件myLib，在创建一个新的cellview1、在schematic窗口中选择Tools →Analog Evironment,打开模拟窗口1、setup →simulator /directory/host…,在弹出窗口中确认simulator项是spectre.单击ok。

2、setup →Model Library setup，做如下输入，然后add。

3、选择Analyses →Choose，在坦诚的窗口中吧stop time设为50u4、选择outputs →save all.5、选择outputs →to be plotted →select on schematic，然后在schematic窗口中依次选择A、B、C、Y为输入和输出，选择之后按ESC。

6、选择完毕后窗口如下图所示7、选择Simulation →Netlist →Create8、选择Simulation →Run三、版图设计:登录Linux系统，启动终端，cd Layout进入版图目录，然后以layoutPlus &运行版图设计软件，进行版图设计。

3通道异或门真值表
异或门是一种基本的逻辑门，它的输出取决于输入信号的异或（即非同）状态。当两个输入信号（A和B）不同的时候，异或门的输出为1；当两个输入信号相同时，输出为0。这个逻辑功能可以用逻辑表达式表示为：Y=A'B+AB'，其中A'表示A的非。
对于3通道的异或门，其真值表如下：
输入A
输入B
输入C
输出Y
0
0
0
0
0
1
0
1ቤተ መጻሕፍቲ ባይዱ
0
0
1
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
从上表可以看出，当两个输入信号相同时，输出为0；当有三个输入信号相同时，输出为1；当有两个输入信号相同、一个输入信号不同的时候，输出为0。这个真值表可以用来描述3通道异或门的逻辑功能。

实验三CMOS异或门版图设计
一、实验目的
常规结构异或门和特殊六管结构异或门的区别、电路版图实现过程中源、漏共用方法、MOS管串联与并联的尺寸选择方法、L-edit软件的基本设定和集成电路工艺与版图的图层关系。

二、预习要求
1、根据性能和指标要求，明确设计要求和规则要求。

2、电路版图实现过程中电源线的走线方法
3、掌握t-sipice和w-edit仿真环境，完成版图异或门的仿真
4、掌握lvs环境变量
5、写出预习报告
三、异或门版图的设计方法
1、确定工艺规则。

2、绘制与非门版图。

3、加入工作电源进行分析
4、LVS比较
四、实验内容
完成CMOS异或门版图设计，CMOS异或门的原理图如下，要求在L-edit 工具中画出一下电路元件，并且给出输入输出端口以及电源和地线。

画出上述晶体管对应的版图，并且要求画出的版图在电学上，物理几何上，以及功能一致性上正确，版图的设计参考样式如下：
五、版图规则/一致性检查
对所设计的版图进行DRC、ERC规则检查
对所设计的版图进行LVS一致性检查
六、后仿真与改进
对于设计的版图是否能够达到优异的性能，需要通过提取版图上的寄生参数，对含有版图寄生参数的电路进行仿真才能知道，很多时候版图上错误的走线，布图方法会导致致命的错误。

对于CMOS异或版图设计，需要进行以下仿真：给CMOS异或门的输入以
不同的阶越信号的输入，观察CMOS异或门的输出信号的变化。

七、实验报告要求
实验报告包括以下内容
项目名称
已知条件和指标要求
版图设计规则
版图设计规程
规则检查、一致性比较
电路的仿真、改进和建议。

三输入CMOS异或门
版图设计
学院：
专业：集成电路
姓名：何 宝 华
学号： vbop25@ __
课程名称： VLSI 导论
日期：2011年 12月16日
1名称
三输入CMOS异或门版图设计
2目的
绘制三输入一输出CMOS异或门的版图设计，并对其进行DRC检测和T-Spice模拟仿真。

3设备和工具
PC计算机一台，Tanner软件。

4版图设计要求
（1）0.25u工艺
（2）3输入xor
（3）原理图
（4）原理图有spice仿真
（5）版图
（6）LVS
（7）有封皮
5 S-Edit电路图
电路图1
电路图2
6 T-Spice模拟
7 T-Spice仿真
8 真值表
0011
0101
10
9 验证结果
结合T-Spice仿真图和真值表，表明电路图设计是正确的。

10 L-Edit版图设计
11 DRC检测
12 LVS比较
13 结论
三输入一输出异或门版图设计是正确的。

《集成电路工艺与版图设计》课堂作业班级：电子科学与技术01班姓名：曾海学号：201031722、3、4输入异或门版图设计如下：一、二输入异或门：（1）原理图：<2>L-edit中进行设计的如下二输入或非门版图<3>提取后在T-SPICE中进行参数及输入输出设置如下:VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0)VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<4>在W-EDIT中得到仿真波形图：二、三输入或非门<1>三输入异或门版图<3>参数及输入输出设置VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0) VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<3>仿真图三、四输入或非门<1>版图设计<2>参数及输入输设置Vdd Vdd GND 5VA A GND BIT ({1001} pw=20N lt=10N ht=10N o n=5 off=0)VB B GND BIT ({1010} pw=20N lt=10N ht=10N o n=5 off=0)VC C GND BIT ({1011} pw=20N lt=10N ht=10N o n=5 off=0)VD D GND BIT ({1011} pw=20N lt=10N ht=10N o n=5 off=0).tran 20N 100N.print tran v(OUT) v(A) v(B) v(C) v(D)<3>仿真图4、版图设计总结（1）本次设计中，由仿真图可以看出，仿真波形不是标准的方波图形，而是有相应的误差，可能是由于版图的设计中，布线或器件的放置不合理导致的。

文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持. 三输入或非门版图设计目录1.绪论 .............................................................................................. 错误!未定义书签。

1.1版图设计基础知识.............................. 错误!未定义书签。

1.2版图设计方法 01.3设计目标 (2)2.三输入或非门电路 (3)2.1三输入或非门电路结构 (3)2.2三输入或非门电路电路仿真 (4)2.3三输入或非门电路的版图绘制 (5)2.4三输入或非门电路的版图电路仿真 (6)2.5LVS检查匹配 (7)总结 (8)参考文献 (9)附录一：原理图网表 (10)附录二：版图网表 (10)1 绪论1.1 版图设计基础知识集成电路从60年代开始，经历了小规模集成,中规模集成，大规模集成，到目前的超大规模集成。

单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电子系统。

在整个设计过程中，版图（layout）设计或者称作物理设计（physical design）是其中重要的一环。

他是把每个原件的电路表示转换成集合表示，同时，元件间连接的线网也被转换成几何连线图形[1]。

对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：划分为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。

版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。

布线完成模块间的互连，并进一步优化布线结果。

压缩是布线完成后的优化处理过程，他试图进一步减小芯片的面积。

1.2 版图设计方法可以从不同角度对版图设计方法进行分类。

如果按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计2大类。

如果按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制（fullcustom）和半定制(semicustom)2大类。