下载文档原格式
数字逻辑期末复习题数字逻辑是电子工程和计算机科学中的基础课程，它涵盖了逻辑门、布尔代数、逻辑电路设计、触发器、计数器、寄存器以及更高级的数字系统设计等内容。
以下是一份数字逻辑期末复习题，供同学们复习参考：一、选择题1. 逻辑门中最基本的是哪种门？A. AND门B. OR门C. NOT门D. XOR门2. 布尔代数中，哪个定律表示任何变量与其自身的非的乘积总是零？A. 德摩根定律B. 布尔恒等定律C. 布尔吸收定律D. 布尔零乘定律3. 下列哪个不是组合逻辑电路的特点？A. 输出仅依赖于当前输入B. 没有记忆功能C. 输出可以延迟于输入D. 可以包含反馈回路4. 触发器的基本功能是什么？A. 存储一位二进制信息B. 进行算术运算C. 执行逻辑运算D. 作为放大器使用5. 在数字系统中，计数器的主要作用是什么？A. 存储数据B. 计数和分频C. 执行算术运算D. 作为时钟信号源二、简答题1. 解释什么是布尔代数，并给出最基本的布尔代数运算。
2. 描述一个D触发器的工作原理及其在数字系统中的典型应用。
3. 什么是寄存器？它在计算机系统中扮演什么角色？三、计算题1. 给定逻辑表达式 \( Y = \overline{A} \cdot B + A \cdot\overline{B} \)，使用布尔代数简化该表达式。
2. 设计一个4位二进制计数器，说明其工作原理，并给出其状态转移图。
四、应用题1. 使用逻辑门设计一个3位二进制加法器，并说明其工作原理。
2. 描述一个简单的数字时钟电路设计，包括其主要组成部分和工作原理。
五、论述题1. 论述数字逻辑在现代计算机系统设计中的重要性。
2. 讨论在数字电路设计中，如何考虑和优化功耗问题。
希望这份复习题能够帮助同学们更好地准备数字逻辑的期末考试。
在复习过程中，不仅要掌握理论知识，还要通过实际的电路设计和问题解决来加深理解。
祝同学们考试顺利！。
《数字逻辑》模拟试卷一、单项选择一、PROM 和PAL 的结构是（ A ）。
的与阵列固定 B. PROM 或阵列不可编程与阵列全译码 D. PAL 的与阵列可编程，ROM 或阵列不可编程二、设图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下，输出电压波形恒为0的是（ C ）。
3、以下各函数等式中无冒险现象的函数式有（ D ）。
A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++= 4、二进制码所对应的格雷码为（ D ）。
A. B. D.五、凡在数值上或时刻上不持续转变的信号，例如只有高低电平的矩形波脉冲信号，称为（ C ）。
A ．直流信号B .模拟信号C .数字信号D .交流信号六、半导体存储器（ B ）的内容在掉电后会丢失。
PROM7、边沿式D 触发器是一种（ C ）稳态电路。
A .无B .单C .双D .多八、某移位寄放器的时钟脉冲频率为100KH Z ，欲将寄存在该寄放器中的数左移8位，完成该操作需要（ B ）时刻。
μS μS μS二、填空题一、8-3线优先编码器，输入、输出均为低电平有效。
假设输入01234567I I I I I I I I 为，且7I的优先级别最高、0I 的优先级别最低，那么输出012Y Y Y 为___010__。
二、=D 35.625）（()H A .23码）（8421BCD 0101 0010 0101.0110 0011 =3、已知N 的补码是1,01101011，那么N 的原码是 1, ，N 的反码是 1,01101010 ，N 的真值是 － （或-149） 。
4、T 触发器具有 维持 和 计数（或翻转） 两种逻辑功能。
5、TTL 或非门多余输入端应 接低电平（或接地或接0） ，三态门的输出除有高、低电平外，还有一种输出状态叫 高阻 态。
北京邮电大学2005——2006学年第一学期 《数字逻辑与数字系统》期末考试试题（B ）一、选择题（每小题1分，共10分。
） ． 逻辑函数 B B A DEG B B A F +++= 的最简式为（ ）。
A.B F = B.F=B C.F=0 D.F=1 ． 逻辑函数F （ABC ）=A ⊙C 的最小项标准式为（ ）。
A.F=∑(0,3) B. C A C A F += C.F=m 0+m 2+m 5+m 7 D. F=∑(0,1,6,7) ．八进制数(573.4)8的十六进制数是（ ）。
A.(17C.4)16 B.(16B.4)16 C. (17B.8)16 D. (17B.5)16 ． 在下列电路中，不是组合逻辑电路的是（ ）。
A. 编码器 B. 锁存器 C. 全加器 D. 比较器 ． 八路数据分配器，其数据输入端有（ ）个。
A. 1 B. 2 C. 3 D.86．n 个触发器构成的扭环计数器中，无效状态有（ ）个。
A.nB.2nC.2n-1D. 2n -2n7．构成数字系统必不可少的逻辑执行部件为（ ）。
A. 控制器B. 计数器C. 基本子系统D. 逻辑门8．电路如图1所示，其中完成A Q Q n 1n +=+电路是（ ）。
9. 使用256×4位EPROM 芯片构成2K ×32位存储器，共需EPROM 芯片（ ）片。
A.64B.32C.48D.1610.在ispLSI1032中，巨块是（ ）。
A.逻辑宏单元B.输出布线C.时钟设置网络D.GLB 及其对应的ORP ，IOC 等的总称二、填空题（每小题2分，共20分）1. 用卡诺图判断函数AC BC AB F ++=和C A C B B A G ++=之间的逻辑关系是______________________。
2. 一个逻辑函数如果有n 个变量，则有__________个最小项。
任何一个逻辑函数可以化成一组________________之和表达式。
本科试题（三）一、选择题（每小题2分，共20分。
）1．与最小项表达式F(A,B,C)=m 0+m 3+m 4+m 7相等的逻辑函数为（相等的逻辑函数为（）。
A.F =B F=B ⊙C B. C. D.F=∑(0,4) 2．证明成立的最简单方法是依据以下哪种定律或规则？（或规则？（ ） A. 对偶规则对偶规则 B. B. 分配律分配律 C. C.反演规则D.D.多余项定律多余项定律多余项定律3．2421BCD 码为（码为（101111111011111110111111））2421BCD ，与其相等的十进制数是（，与其相等的十进制数是（ ）。
A.(277)10 B.(82)10 C. (59)10 D. (1115)10 4． 一个四输入端与非门，使其输出为0的输入变量取值组合有（的输入变量取值组合有（ ）种。
）种。
A. 15B. 8C. 7D. 1 5． （ ）电路在任何时刻只能有一个输入端有效。
）电路在任何时刻只能有一个输入端有效。
A.A.普通二进制编码器普通二进制编码器普通二进制编码器 B. B.优先编码器优先编码器 C. C.七段显示译码器七段显示译码器 D. D. 二进制译码器二进制译码器6．中规模集成计数器都具有规定的模值，但可以用（．中规模集成计数器都具有规定的模值，但可以用（ ）来构成任意进制计数。
）来构成任意进制计数。
A.A.复复0和复9 B.置数法和复位法置数法和复位法 C. C.改变输入法改变输入法 D. D. 控制CP 脉冲脉冲 7．数字系统级的设计与逻辑部件级设计分别采用（．数字系统级的设计与逻辑部件级设计分别采用（ ）的设计方法。
）的设计方法。
A. 自上而下、自上而下自上而下、自上而下 B. B. 自下而上、自下而上自下而上、自下而上 C. 自上而下、自下而上自上而下、自下而上 D. D. 自下而上、自上而下自下而上、自上而下8．使用ROM 和PLA 实现组合逻辑时，要将逻辑表达式分别写成（实现组合逻辑时，要将逻辑表达式分别写成（ ）。
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
数字电路与逻辑设计期末模拟题一、 选择题1、（36.7）10 的8421BCD 码为。
（） A 、（0110110.101）8421BCD B 、（0011110.1110）8421BCD C 、（00110110.0111）8421BCD D 、（110110.111）8421BCD2、与（6B.2）16相对应的二进制数为（） A 、（1101011.001）2 B 、（01101010.01）2 C （11101011.01）2 D 、（01100111.01）23、在BCD 码中，属于有权码的编码是（）A 、余3码B 、循环码C 、格雷码D 、8421码 4、如图1-1所示门电路，按正逻辑体制，电路实现的逻辑式F=（）5、如果1-2所示的波形图，其表示的逻辑关系是（）6、下列器件中，属于组合电路的有（）A 、计数器和全加器B 、寄存器和比较器C 、全加器和比较器D 、计数器和寄存器7、异或门F=A ⊕B 两输入端A 、B 中，A=0，则输出端F 为（） A 、A ⊕B B 、B C 、B D 、08、已知4个组合电路的输出F1～F4的函数式非别为：F 1=AB+A C ，F 2=AB+A CD+BC ，F 3=A B +B C ，F 4=（A+B ）·（A +C ），则不会产生竞争冒险的电路是( ) A 、电路1 B 、电路2 C 、电路3 D 、电路4 9、边沿触发JK 触发器的特征方程是（） A 、θ1+n =Jn θ+k n θ B 、θ1+n =J n θ+k n θC 、θ1+n =J nθ+k nθ D 、θ1+n =J n θ+K nθA 、CB A •• B 、C B A •• C 、A+B+CD 、C B A ++A 、F=A ·B B 、F=A+BC 、F=B A ⋅D 、F=B A +A 、nB 、2nC 、n 2D 、2n11、（011001010010.00010110）8421BCD 所对应的十进制数为（） A 、（652.16）10 B 、（1618.13）10 C 、（652.13）10 D 、（1618.06）1012、八进制数（321）8对应的二进制数为（） A 、（011010001）2 B 、（110011）2 C 、（10110111）2 D 、（1101011）213、与（19）10相对应的余3BCD 码是（） A 、（00101100）余3BCD B 、（01001100）余3BCDC 、（00110101）余3BCD D 、（01011010）余3BCD 14、如图1-3所示门电路，按正逻辑体制，电路实现的逻辑关系F=（） A 、C B A ⋅⋅ B 、C B A ⋅⋅ C 、A+B+C D 、C B A ++图1-315、如图1-4所示的波形图表示的逻辑关系是（） A 、F=B A ⋅ B 、F=A+B C 、F=B A ⋅ D 、F=B A +16、已知逻辑函数的卡诺图如图1-5所示能实现这一函数功能的电路是（）17、组合逻辑电路的特点是（）C 、电路输出与以前状态有关D 、全部由门电路构成18、函数F=C B AB C A ⋅++，当变量取值为（），不会出现冒险现象。
200 /200 学年第一学期《数字电路》试卷班级________________学号________________姓名_______________成绩______________一、选择题（每题2分，共20分） 1、下面属于有权码的是（ B ）A 、格雷码B 、8421BCD 码C 、奇偶校验码D 、余三码2、一个两输入端的门电路，当输入为1和0时，输出不是1的门是（ C ）A 、与非门B 、或门C 、或非门D 、异或门 3、和逻辑式AB 逻辑关系不同的逻辑式是（ B ）A 、B A + B 、B A ∙C 、B B A +∙D 、A B A + 4、数字电路中机器识别和常用的数制是（ A ）A 、二进制B 、八进制C 、十进制D 、十六进制 5、十进制数100对应的二进制数为（ C ）A 、1011110B 、1100010C 、1100100D 、110001006、七段译码器74LS47（共阳）的输出低电平有效，当输入的4位数为0101显示 5时，输出七段LED 数码管的abcdefg 为（ A ）A 、1011011B 、0100100C 、1101101D 、00100107、在函数D ABC F +=的真值表中，0=F 的状态共有多少个（ D ）A 、2B 、4C 、9D 、78、下列各型号中属于优先编码器的是（ C ）A 、74LS85B 、74LS138C 、74LS148D 、74LS48 9、逻辑函数中的逻辑“或”和它对应的逻辑代数运算关系为（ A ）A 、逻辑加B 、逻辑乘C 、逻辑非10、余三码与8421BCD 码相差0011，因此，用下列哪个器件实现将8421BCD 码转换到余三码的设计最简单。
（ A ）A 、4位二进制加法器B 、比较器C 、数据选择器D 、译码器abcd e fg二、填空题（每空1.5分，共30分）1、具有“相异出1，相同出0”功能的逻辑门是 异或 门，它的反是 同或 门。
北邮数电考试题及答案一、单项选择题（每题2分，共10题）1. 在数字电路中，逻辑“与”运算的输出为高电平的条件是：A. 所有输入均为高电平B. 至少一个输入为低电平C. 所有输入均为低电平D. 至少一个输入为高电平答案：A2. 下列哪个逻辑门可以实现非门的功能？A. 与门B. 或门C. 异或门D. 非门答案：D3. 一个D触发器在时钟信号上升沿时，其输出状态会：A. 保持不变B. 翻转C. 变为高电平D. 变为低电平答案：B4. 在数字电路中，使用二进制编码可以表示的最大十进制数是：A. 1B. 2C. 3D. 45. 一个4位二进制计数器在计数到15后，下一个状态是：A. 0000B. 0001C. 0010D. 0011答案：A6. 逻辑函数Y=AB+CD的最小项表达式是：A. m0+m1+m2+m3B. m0+m2+m4+m6C. m0+m1+m3+m7D. m0+m4+m5+m7答案：B7. 在数字电路中，三态门可以输出的状态有：A. 高电平、低电平B. 高电平、低电平、高阻态C. 低电平、高阻态D. 只有高阻态答案：B8. 一个8位寄存器可以存储的最大十进制数是：A. 255B. 256C. 511D. 512答案：C9. 逻辑函数Y=(A+B)(A+C)的布尔代数化简结果是：B. A+B+CC. A+B+BCD. A+B+C+BC答案：A10. 在数字电路中，一个3线到8线译码器可以译码的最小二进制数是：A. 000B. 001C. 010D. 011答案：B二、填空题（每题2分，共5题）1. 在数字电路中，一个2进制到4线优先编码器的输出是________位二进制数。
答案：22. 如果一个触发器的当前状态是Q=0，并且接收到一个时钟脉冲，那么在下一个时钟周期，触发器的状态将是________。
答案：13. 一个5位二进制计数器可以计数的最大值是________。
答案：314. 逻辑函数Y=AB+CD的对偶式是________。
北邮数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 3D. 4答案：A3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 电路中没有存储元件D. 电路的输出对输入的响应是瞬时的答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 255D. 256答案：B5. 在数字电路中，以下哪个器件不是基本的逻辑门？（）A. 与门B. 或门C. 非门D. 放大器答案：D6. 一个3线-8线译码器可以译码的输入信号个数是（）。
A. 3B. 4C. 5D. 6答案：B7. 一个D触发器的输出Q与输入D的关系是（）。
A. Q = DB. Q = D'C. Q = ¬DD. Q = ¬D'答案：A8. 一个JK触发器在J=0，K=1时的状态是（）。
A. 保持不变B. 置0C. 置1D. 翻转答案：D9. 以下哪个不是时序逻辑电路的特点？（）A. 电路的输出不仅依赖于当前的输入，还依赖于电路的历史状态B. 电路中包含存储元件C. 电路的输出对输入的响应是瞬时的D. 电路的输出与输入之间存在时间延迟答案：C10. 在数字电路中，一个完整的二进制加法器可以处理的位数是（）。
A. 1位B. 2位C. 3位D. 4位答案：A二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的符号是________。
答案：·2. 一个4位二进制计数器的计数范围是从________到________。
答案：0000到11113. 一个2线-4线译码器的输出是________进制编码。
答案：二4. 一个JK触发器在J=1，K=1时的状态是________。
《数字逻辑》期末复习题一、单项选择题1．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3．组合逻辑电路一般由（ A ）组合而成。
A 、门电路 B 、触发器 C 、计数器 D 、寄存器4．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。
A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量，反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”，“1”换成“0”5．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。
A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器7．逻辑表达式A+BC=（ C ） A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8．在（ A ）输入情况下，“或非”运算的结果是逻辑“1”。
A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”9．逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10．时序逻辑电路一定包含（ A ）A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11．时序逻辑电路中必须有（ A ）A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12．逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。
北京邮电大学数字逻辑期末模拟试题1 -2
本科试题（一）
一、选择题（每小题2分，共20分。
）
1．，A 、B 、C 取何值时，F ＝1（）。
A.011
B.100
C.101
D.000 2．下列三个数对应的十进制数最大的是（）。
A. (30)8
B. (10110)2
C. (00101000)8421
D.27 3．图1所示电路中描述错误的是（）。
A ．状态变化发生在CP 脉冲下降沿
B ．
C ．D.CP 脉冲下降沿输出状态翻转
4．二进制加法器自身（）。
A ．只能做二进制数加运算
B ．只能做8421BCD 码加运算
C ．A 和B 均可D. 只能做补码加法运算
5．用方程式表示时序电路的逻辑功能，需（）。
A ．一个方程
B ．二个方程
C ．三个方程D. 四个方程
6．五个D 触发器构成的扭环计数器，计数器的模是（）。
A ．10
B ．25
C ．5
D .25 7．八路数据选择器如图2所示，该电路所实现的逻辑函数是（）。
A. B.
C. D. 8．判断以下三组VHDL 语言描述中（）意义相同。
A. z ＜= not X and not Y ；和z ＜= not (X or Y)；B. z ＜= not (X or Y)；和z ＜= not X or not Y ；C. z ＜= not X and Y ；和z ＜= not (X and Y)；
D. z ＜= not X and not Y ；和z ＜= not (X and Y)；
9. 多路选择器构成的数据总线是（）。
A. 双向的
B. 单向的
C. A 和B 都对
D.多路的
10．断电之后，能够将存储内容保存下来的存储器是（）。
A ．只读存储器ROM ；
B ．随机存取存储器RAM ；
C ．动态存取存储器DRAM D. SDRAM
二、简答题（每小题5分，共15分）
1、化简（5分）
2、分析如图3所示的逻辑电路图，写出输出逻辑函数表达式。
（5分）。
3、画出01011序列检测器的状态转移图，X 为序列输入，Z 为检测输出。
（序列不重叠）（5分）
C B A F ⊕⊕=n
1n Q Q =+n 1n Q Q =+)14,13,8,6(F m ∑=)13,9,8,6(F m ∑=)14,13,9,8,7,6(F m
∑=)5,2,1,0(F m ∑=C AB C B BC A AC F +++=
图3
三、综合分析题（15
四位二进制同步计数器
74LS163与3:8译码器74LS138
的连接电路如图4。
回答如下问题：
1.描述74LS138工作过程；
2.描述74LS163的清零功能；
3.图4构成模几计数器？
4.画出图4计数器状态变化图；
5.图4任意进制计数器的什么方法？
（复位法、预置法）
四、组合电路设计（10旅客列车分为特快A ，直快同一时间内，开车信号控制电路。
1．定义输入和输出逻辑变量；2．列出真值表；
3．根据卡诺图写出输出最简“与或”表达式；4．用适当门电路设计该电路。
五、时序电路设计（15分）
设计一个计数器，在CLK
脉冲作用下Q 3Q 2Q 1及输出Z 的波形如图5所示。
1．确定边沿触发的形式；2．画状态转移图；
3．写状态转移表；
4．写状态方程、激励方程（D 触发器）
5．画出电路图。
六、硬件描述语言设计（
15分）
用VHDL 语言设计一个如图6
所示六段显示的驱动译码器。
它是为了显示图6所示的六个符号中的一个，实线表示亮，虚线表示不亮（图中e 是垂直线，f 是水平线）。
设计的器件有三个输入A 、B 、C 及六个输出a 、
b 、
c 、
d 、
e 、
f 。
图中表示的三位数是输入码，即译码器接收三位码，使适当的段亮。
每一段的驱动电位是高电平。
写出完整的设计源程序。
七、分析题（10分）
某数字系统的结构如图7所示。
1.列出全部控制信号；2.A 、B 、C 为何种器件？3.门1、2、3、4为何种门？
图4 东000
南001 西010 北011 +: 100 －: 101
图6
4.描述A+B→C的工作过程及控制信号的顺序；
5.画出A+B→C的ASM图。
本科试题（二）
一、选择题（每小题2分，共20分。
）
1．=( )
A .
B B . A+B
C . 1
D .AB
2．同步时序电路和异步时序电路比较，其差异在于后者（）A . 没有稳定状态B . 没有统一的时钟脉冲控制C . 输入数据是异步的D . 输出数据是异步的3．（10000011）8421BCD 的二进制码为（）。
A .( 10000011)2
B .(10100100)2
C . (1010011)2
D . (11001011)2 4．74LS85为四位二进制数据比较器。
如果只进行4位数据比较，那么三个级联输入端ab 、a=b 应为（）。
A . ab 接地，a=b 接地
B . ab 接高电平，a=b 接高电平
C . ab 接高电平，a=b 接地
D . ab 接地，a=b 接高电平
5．N 个触发器可以构成能寄存（）位二进制数码的寄存器。
A. N
B. 2N
C. 2N
D. N 2
6．时序电路中对于自启动能力的描述是（）。
A . 无效状态自动进入有效循环，称为具有自启动能力。
B . 无效状态在时钟脉冲作用下进入有效循环，称为具有自启动能力。
C . 有效状态在时钟脉冲作用下进入有效循环，称为具有自启动能力。
D . 有效状态自动进入有效循环，称为具有自启动能力。
7．数字系统的设计需要用到ASM 图，它是设计（）的重要工具。
A . 运算器B . 寄存器C .控制器D . 存储器
8．四位超前进位加法器74LS283提高了工作速度，原因在于（）。
A . 各位的进位是快速传递的B . 它是四位串行进位加法器 C . 内部具有四个全加器D . 各位的进位是同时形成的
9. ispLSI 系列器件是（）的高密度PLD 产品。
A . 基于与或阵列结构B . 基于或阵列结构C . 基于全译码结构D . 基于可编程数字开关
10. 设计一个存储器，其地址线有14条（A 0~A 13）、数据线有D 0~D 7。
现有芯片32K×8 、8K×2、14K×4、16K×4。
确定正确方案为（）。
A . 14K×4 二片
B . 8K×2 八片
C . 32K×8 一片
D . 16K×4 四片
二、组合逻辑分析（10分）
可控函数发生器如图1所示，其中C 1、C 2
为控制端，A 和B 为输入变量，F 为输出变量。
1. 写出输出函数F(A,B,C 1,C 2)的逻辑表达式；2. 当C 1、C 2的取值如表4，写出F 与A 、B
的逻辑关系填入表4中。
)D C B (B )B A (A F ++++=
表4
三、时序电路分析（
十进制同步计数器
74LS162改变模值的连接电路如图2。
CO 是进位输出信
号，当Q D Q C Q B Q A =1001时，CO=1。
回答如下问题：
1. 图3构成模几计数器？
2. 状态变化过程是什么？
3. 图3采用了中规模集成计数器构成任意进制计数器的什么方法？（复位法、预置法）
四、组合电路设计（10分）
设计一个能判断某同学是否结业的逻辑电路，参加四门考试，规定如下：⊕政治及格得1分不及格得0分⊕理化及格得2分不及格得0分⊕英语及格得3分不及格得0分⊕数学及格得4分不及格得0分
若总得分为6分以上（包括6分）就可结业。
要求：1．定义输入和输出逻辑变量；2．列出真值表；
3．根据卡诺图写出输出最简“与或”表达式；4．用适当门电路设计该电路。
五、时序电路设计（12分）
设计一个1011序列检测器(序列不重叠)，X 为输入信号，Z 为输出信号。
1．画状态转移图；
2．确定最少用几个D 触发器；3．写状态转移表；
4．写状态方程、激励方程、输出方程。
六、硬件描述语言设计（14分）
采用VHDL 语言设计一个计数监视电路图38421BCD 码十进制计数器处于计数状态，当其计数值能被2整除时，该监视电路输出1，否则输出0。
图3
写出完整的设计源程序。
八、小型控制器设计（14分）
某数字系统的ASM图如图4所示，设计多路选择器型控制器电路。
1.列出状态转移真值表；Array
2.写出多路选择器MUX的
输入表达式；
3.写出控制命令Z1、
Z2、Z3的表达式；
4.画出控制电路图。
图4。
