下载文档原格式
信号完整性分析chapter.4 电阻的物理基础优化系统物理设计的关键：能根据物理设计而精确地预测系统的电气性能，并根据要求的电气性能又能更高效优化物理设计。
用麦克斯韦方程描述互连线的电气特性。
将物理设计转化为电气性能将物理设计中的长、宽、厚和材料特性转化为R、L、C电气描述形式。
互连线电阻的最佳近似任何导线两端施加电压线性变化，会对应产生线性变化的电流，实际铜导线两端阻抗看起来非常想理想电阻。
互连线的解析近似只适用于均匀截面导线。
从而可以近似出:其中经验法则：直径1 mil、长为80 mil的键合线电阻大约是0.1Ω。
当然对于部分非均匀但是影响不大的可以做平均，再来使用该近似法。
体电阻率体电阻率是一种材料特性Ω*cm（只取决于材料，而不受形态影响），电导率为（1/(Ω*cm)）；定义1/Ω的单位为S（西门子）。
所以电导率单位S/m。
区别于单位长度电阻Ω/m。
bulk resistivity 或 volume resistivity都是说体电阻率。
单位长度电阻若导线横截面是均匀的，则互连线电阻与长度成正比。
其中导线直径目前采用美国线规（AWG）方块电阻许多互连线衬底都制备有几个均匀的导体平面层，根据版图模板再布成不同的线条。
每一层上都有相同的厚度。
（ρ/t）层方块电阻值 R sq 表示，同层上都有相同的体电阻率和厚度。
（d/w）长宽比划分出的方块数，n表示为无量纲数。
其中方块电阻可以理解为正方形导体片断的两端电阻。
与其大小无关，但与导体体电阻率和厚度有关。
方块电阻是敷金属层的一个重要特征，测出了厚度与方块电阻，那么可以得到所镀金属的体电阻率。
侧两侧用四脚探针。
到四边距离大于4倍探针间距，测量电阻与实际探针间距无关知道到导体方块电阻，可以进一步用公式求单位长度电阻不同线宽时单位长度电阻会不同。
2.信号完整性问题一般分为四种：单一网络的信号质量、相邻网络间的串扰、轨道塌陷和电磁干扰。
6.使用三种级别的分析来计算电气效应——经验法则、解析近似和数值仿真工具，这些分析可以应用于建模和仿真。
7.测量无源器件和互连线的电气特性的仪器一般有三种：阻抗分析仪、网络分析仪、时域反射计。
这些仪器对减小设计风险、提高建模和仿真过程精度的可信度起着重要作用。
8.四种信号完整性问题的一般解决方法，信号质量（设计原则）：信号在经过整个互连线时所感受到的阻抗应相同。
串扰：保持线条间的间隔大于最小值，并使线条与非理想返回路径间的互感最小。
轨道塌陷：使电源/地路径的阻抗和电流噪声最小。
电磁干扰：使带宽以及地阻抗最小，采取屏蔽措施。
4. 数字信号的上升时间通常是从终值的10%到90%的时间。
5. 正弦波是频域中惟一存在的波形。
6. 傅里叶变换是将时域波形变换成由其正弦波频率分量组成的频谱。
7. 理想方波的频谱的幅度以速率1/f下降。
8. 去掉方波中的较高频率分量，上升时间就会增加。
9. 与同频率理想方波的同次谐波相比，一般信号的带宽是指“有效”的最高正弦波频率分量。
10. 信号带宽是0.35/(信号的上升时间)，一个经验公式。
12. 测量带宽是指有良好精度时的最高正弦波频率。
13. 模型的带宽是指采用该模型描述后的预测值与互连线的实测性能能很好吻合时的最高正弦波频率。
14. 互连线带宽是指互连线传输性能满足指标时的最高正弦波频率。
15. 互连线3dB带宽指的是信号衰减小于—3dB时的正弦波频率。
1.阻抗是一个描述所有信号完整性问题及解决方法的很有效的概念。
2.阻抗描述了互连线或元件中电压和电流的。
从根本上说，它是器件两端的电压与流经器件的电流之比。
3.不要把构成实际硬件的真实电路元件相混淆，理想电路元件是对真实世界的近似数学描述。
6.虽然阻抗的定义在时域和频域中是相同的，但是在频域中总结电容电感的描述方法则更简单更容易。
信号完整性一、什么是信号完整性?如果你发现，以前低速时代积累的设计经验现在似乎都不灵了，同样的设计，以前没问题，可是现在却无法工作，那么恭喜你，你碰到了硬件设计中最核心的问题：信号完整性。
早一天遇到，对你来说是好事。
在过去的低速时代，电平跳变时信号上升时间较长，通常几个ns。
器件间的互连线不至于影响电路的功能，没必要关心信号完整性问题。
但在今天的高速时代，随着IC输出开关速度的提高，很多都在皮秒级，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。
另外，对低功耗追求使得内核电压越来越低，1.2v内核电压已经很常见了。
因此系统能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。
广义上讲，信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。
主要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。
信号完整性问题的根源在于信号上升时间的减小。
即使布线拓扑结构没有变化，如果采用了信号上升时间很小的IC芯片，现有设计也将处于临界状态或者停止工作。
下面谈谈几种常见的信号完整性问题。
反射：图1显示了信号反射引起的波形畸变。
看起来就像振铃，拿出你制作的电路板，测一测各种信号，比如时钟输出或是高速数据线输出，看看是不是存在这种波形。
如果有，那么你该对信号完整性问题有个感性的认识了，对，这就是一种信号完整性问题。
很多硬件工程师都会在时钟输出信号上串接一个小电阻，至于为什么，他们中很多人都说不清楚，他们会说，很多成熟设计上都有，照着做的。
或许你知道，可是确实很多人说不清这个小小电阻的作用，包括很多有了三四年经验的硬件工程师，很惊讶么?可这确实是事实，我碰到过很多。
其实这个小电阻的作用就是为了解决信号反射问题。
而且随着电阻的加大，振铃会消失，但你会发现信号上升沿不再那么陡峭了。
在AD出Gerber的时候，在layer选项下有2个栏，Layer to Plots和Mechanical layers to Add to All Plot. 一般情况下Mechanical layers to Add to All Plot.可以不予理会，此处的意思表示需要添加到任何层面的mechanical layers出Gerber的时候，如果没有删除room，有时会提示The film is too small for this PCB.因为room 会在角落离开PCB很远，但是gerber需要包含room的信息，如果gerber时候设置的film 的大小比较小，就会有这个问题。
如果有些object实在无法寻找，而需要的object比较好选择，可以ctrl+A,然后deselect需要的object，直接del即可将无法找寻的objectdel掉用PCB Inspector批量修改pad的soldermask expansion的时候，必须先勾选soldermask override，表示可以自定义soldermask expansion在Altium Designer里面设置内层pad和via的连接的时候，需要将pad设置为thermal，而via不需要，在设置all pad thermal connect以后，需要再add一个all direct connect的rule，优先级设置低于all pad thermal connect..否则所有的via将不会被连接到内层的plane低阻抗PDS的设计要点使GND与VCC尽量靠近 / 低电感值的去耦电容 / 封装assign多个寄生电感低的VCC与GND Via/常见的电磁干扰源差分信号转化为公模信号，在外部双绞线缆上输出PCB地弹在外部单端屏蔽线上产生公模电流。
附加的噪声可以由内部产生的辐射泄露溢出屏蔽罩引起做PCB NPTH的时候，可以在mechaincal 1层做一个NPTH，选中，Tool -> Convert -> Creat Board Cutout from Select Primitives可以在PCB上做一个针对所有层的Routing Keepout（not all electronical layer）,首先在mechaincal 1 layer上做一个primitive,选中，Tool -> Convert -> Creat Cutout from Select Primitives在allegro中，框选一个封闭的line，可以compose 以line为外框的shape。
参数如何影响产品性能。
1.时序 Timing3.电磁干扰 EMI原理：电压电流作为噪声传递到邻近网络，而两者相对独立。
情形：互连线均匀与不均匀（插件、封装）。
均匀平面返回路径，感性耦合与容性耦合相当，是实现最低串扰结构。
感性比容性增加噪声多。
感性耦合主导，归为开关噪声、ΔI噪声、dI-dt噪声、地弹、同时开关噪声（SSN）或者同时开关输出噪声（SSO）。
也是耦合电感，即互感造成。
解决：1.从本质出发，在设计上优化2.选介电常数较小的材料3.简短互连线，使用最小封装（CSP，Chip Scale Packege）与高密度互连线（HDI，High DensityInterconnector）3.电源与地分配的轨道塌陷原理：过电源与地的电流发生变化，在电源或地路径间阻抗上产生压降（即轨道塌陷）。
高性能CPU与ASIC趋势：低电压电源供电，高功率损耗。
大开关电流降低了可容忍噪声。
解决：设计低阻抗电源分配系统（PDS，Power Distribution System）低阻抗1.邻电源与地分配层平面介质尽可能薄，慢慢靠近2.低电感去耦电容3.封装安排多个多个很短的电源与地引脚4.片内加去耦电容4.来自系统的电磁干扰与辐射原理：电子产品谐波干扰通信，共模电流辐射的远场强度随频率线性增加、差分电流辐射的远场强度与频率的平方成正比。
常见的两种干扰源：(1)部分差分信号转共模信号，在外部双绞线输出(2)电路板上地弹在外部单端屏蔽线上产生共模电流产生辐射的大多数电压源来自电源与地的分配网络。
上一点的解决方法也适用。
解决：1.使用屏蔽方法隔离2.电缆线正确使用铁氧体3.使用低阻抗电缆信号完整性的两个重要推论一、随上升边减小，四种问题会更严重（即dI/dt或dV/dt越大）。
二、解决SI的有效办法基本就基于互联线阻抗联系。
电子产品趋势大约每两年时钟频率翻一倍。
上升边与时钟频率关系：RT：上升边，单位为nsF clock：时钟频率，单位为GHz测量的信号转换时间都为终值的10%~90%这段时间，称为10-90上升边。
信号完整性分析chapter.8 传输线与反射信号沿互连线传播时所受到的瞬态阻抗发生变化，一部分信号将被反射，另一部分发生失真并继续传播下去。
这是单一网络中多数 SI 问题的主要原因。
反射与失真使信号质量下降，看起来像振铃。
只要有瞬态阻抗突变就会发生反射，线端或者互连线拓扑结构发生改变的地方，如拐角，过孔，T型结构，插接件和封装处。
因此设计互连线的目的在于尽可能保持信号受到的阻抗恒定。
阻抗变化出的反射：将瞬态阻抗发生突变的地方称为阻抗突变，或简称突变。
反射的信号量由瞬态阻抗的变化量决定，若第一区域瞬态阻抗为Z1，第二个区域为Z2，反射信号与入射信号的幅值之比：其中两区域阻抗差异越大，反射信号量越大。
最关心的就是反射系数ρ，信号沿传播线传播时，遇到阻抗突变，将产生另一个波，两波叠加，但方向是向源端。
反射形成机理由上一特性，在设计高速板时，要运用以下设计要素：1.使用可控阻抗互连线2.传输线末端至少有一个终端匹配3.使用能使多分支产生影响最小的布线拓扑结构4.最小化几何结构的不连续性产生反射：区域1,2交界面两侧电压，电流应该相等，否则两侧不等会产生无限大电场与磁场。
V1=V2，I1=I2，而，I=V /R，当区域阻抗不同时，关系式绝不会同时成立。
为平衡系统，交界处区域1侧产生反射回源端的电压，唯一目的就是吸收入射信号和传输信号之间不匹配的电压与电流。
满足的条件：且两区域应满足：代换即最终，得到反射系数ρ同样，可以推导出传输系数t没有确切的原因知道怎么产生反射电压，但知道反射电压会遵循上述关系，电压电流要保持连续阻性负载的反射假定传输线特性阻抗为50Ω，传输线的终端匹配有三种情况：5.传输线的终端开路，末端未连接。
末端瞬态阻抗为无穷大。
反射系数ρ为1。
例：6.传输线末端与返回路径短路，即末端阻抗为0。
此时反射系数ρ为-1，短路突变处测的电压为（入射电压与反射电压之和）0V。
7.特殊情况，终端阻抗等于传输线的特性阻抗，即匹配。
期待解决的问题：1.为何AC耦合电容放在TX端；2.为何有的电源或地平面要挖掉一块；3.搞清楚反射；4.搞清楚串扰；5.搞清楚地弹；6.搞清楚眼图；7.搞清楚开关噪声；8.各种地过孔的作用；9.写一份学习总结。
自己总结：从微观的角度讲，信号完整性研究的是电子在电场和磁场的作用下是如何运动的，以及这种运动会造成哪些电气特性产生什么变化。
从宏观的角度讲，信号完整性研究的是如何保证信号从源端传送到终端的过程中，失真的程度在要求的范围内。
第1章四类基本信号完整性问题：1、单一网络的信号质量：在信号路径和返回路径上由阻抗突变而引起的反射和失真。
2、两个或多个网络间的串扰：理想回路和非理想回路耦合的互电容和互电感。
3、电源分配系统中的轨道塌陷：电源和地网络中的阻抗压降。
4、来自元件或系统的电磁干扰。
阻抗：1、任何阻抗突变，都会引起电压信号的反射和失真。
2、信号的串扰，是由相邻线条及其返回路径之间的电场和磁场的耦合引起的，信号线间的互耦合电容和互耦合电感的阻抗决定了耦合电流的值。
3、电源供电轨道的塌陷，与电源分布系统（PDS）的阻抗有关。
4、最大的EMI根源是流经外部电缆的共模电流，此电流由地平面上的电压引起。
在电缆周围使用铁氧体扼流圈，增加共模电流所受到的阻抗，从而减小共模电流。
第2章时域与频域频谱：在频域中，对波形的描述变为不同正弦波频率值的集合。
每个频率值都有相关的幅度和相位。
把所有这些频率值及其幅度值的集合称为波形的频谱。
（在频域中，描述波形的方法）频域中的频谱表示的是时域波形包含的所有正弦波频率的幅度。
计算时域波形频谱的唯一方法是傅立叶变换。
即使每个波形的时钟频率相同，然而他们的上升时间可能不同，因此带宽也不同。
每个严肃认真的工程师都应该至少用手工计算一次傅立叶积分来观察它的细节。
带宽：表示频谱中有效的最高正弦波频率分量。
把频谱中更高频率的分量都去掉，也能充分近似时域波形的特征。
信号的带宽就是幅度比理想方波幅度小3dB（50%）的那个最高频率。
上升时间与时钟周期什么关系？原则上讲，两者之间的唯一约束是：上升时间一定小于周期的50%。
互连线建模4个基本理想电路元件：（集总元件）电阻、电容、电感、（分布元件）理想传输线。
电容的微妙之处在于，即使两个导体没有直接相连，它们之间也总有电容存在。
在某些情况下电流可流经电容，这就引起了串扰和其它信号完整性问题。
电容是电流的潜在通路。
理想电容器的两个导体被绝缘介质隔开，通常认为实际电容器中没有任何电流通过。
但是，当两个导体间的电压变化时，就会有电流通过。
I=❒Q/❒t=C❒V/❒t由此公式可知，当❒V/❒t不变时，电容量越大，流过电容的电流越大。
在时域里，电容量越大，电容器的阻抗越小。
如何理解绝缘的两个导体间有电流流动？位移电流。
绝缘，并非隔断。
联想到复合型晶体管。
导体距离附近某个表面越近，它的电容量就越大。
当趋于无限近的时候（几乎接触），此时的容量表现是怎样？如解理解？为了减小电源分布系统中的电压轨道塌陷，就要在电源和地之间加上多个去耦电容。
解释？多层板中的平面电容，容值很小，对改善轨道塌陷问题作用不大。
电源与地平面的实际作用是为芯片和去耦电容间提供低电感路径，而不是提供去耦电容。
如何理解信号路径、返回路径？如何理解反射？什么是二维场求解器？什么是微带线，带状线？电感在信号沿均匀传输线传播的过程中产生突变，从而造成信号完整性问题。
认识电感，途径是基于3个基本定律：1、电流周围形成闭合磁力线圈。
2、电感是导体上流过单位安培电流时，导体周围磁力线圈的韦伯值。
3、当半导体周围磁力线圈匝数变化时，导体两端将产生互感电压。
电感是关于电流周围磁力线匝数的度量，而不是某一点磁场强度的绝对值。
关心的不是磁场强度，而是磁力线匝数。
L=N/I, 单位电流（1A）周围磁力线圈的匝数的韦伯值。
影响电感的唯一因素是，导体的几何结构和在铁磁金属情况时导体的导磁率。
为了分清磁力线圈的源头，引入了自感和互感两个术语。
为了知道磁力线圈所围绕的电流回路大小，引入了回路电感和局部电感两个术语。
如果讨论环绕在一段互连线周围的磁力线圈，而电流在整个回路中流动，就使用总电感、静电感或有效电感来描述。
仅仅采用电感这一术语时，含义是十分模糊的。
所以，要养成使用限定词的良好习惯，明确指出电感的准确类型。
造成概念困惑最常见的根源就是混淆了电感的不同类型。
不管什么原因，只要一段导线周围的磁力线总匝数发生变化，导线两端就会产生电压。
(V=❒N/❒t=L❒I/❒t)感应电压正是电感在信号完整性中意义重大的根本原因。
如果电流变化时没有产生感应电压，则信号就不会受到影响。
这个由电流变化产生的感应电压引起传输线效应、突变、串扰、开关噪声、轨道塌陷、地弹、和大多数电磁干扰源。
串扰的定义：通常另一根导线中的电流发生变化时，我们用串扰来描述在临近导线上产生的感应电压噪声。
Vnoise=M❒I/❒t（M为两根导线之间的互感）。
局部电感：分析时只考虑电流回路的一部分，而且假设剩余部分不存在电流，这时计算的电感称作局部电感。
局部电感是个数学构造，它是不可测量的，因为实际中不存在孤立的电流。
导体长度增加时，局部自感会增大，且增速比线性增长要快。
这是因为，当导线长度增加时，环绕在新增加的导线周围的磁力线，除了源自这段电流外，还有源自其它段电流的一些磁力线圈。
电流分布越分散，局部电感越小；反之，电流分布密度越大，局部电感越大。
因为电流散开后，导致磁力线圈的匝数变少了。
（N=L*I）表现为，增大导体横截面积时，局部电感将减小。
经验：导线的局部自感大约是25nH/in, 或1nH/mm.经验：两个导线段的间距大于其长度时，两段导线间的局部互感小于任一段导线局部自感的10%，这时的互感通常可以忽略不计。
例如，两个长20mil的过孔，当它们的中心距大于20mil时，两过孔间几乎就没有耦合了。
有效电感/总电感/净电感：指回路中的电流为单位安培时，环绕在该段周围的磁力线总匝数，其中包括整个回路中任何一段电流产生的磁力线（自磁力线，互磁力线）。
Ntotal = Nb – Nab ( Lb – Lab ) / I 。
两相邻电流，其中一条是另一条的返回路径时，其电流方向相反。
有效电感决定了回路电流变化时，直流两端的感应电压的大小（Vgb = Ltotal * ❒I/❒t = (Lb – Lab)* ❒I/❒t）。
对所有互连线而言，包括信号路径、返回路径、电源路径和地返回路径。
（如何区分？）地弹：返回路径上的电压降。
地弹是返回路径中两点间的电压，它是由于回路中电流变化引起的。
地弹是产生开关噪声和EMI的主要原因，主要与返回路径的总电感有关。
（如何判断出噪声是否为地弹？）减小地弹电压噪声可以采用两种办法：1.使用短且宽的互连线以减小返回路径的局部自感。
2.将电流及其返回路径尽量靠近以增大两支路的互感。
经验：尽可能让返回电流靠近其他电流，减小有效电感，减小地弹。
键合线：连接裸芯片焊盘和封装焊盘之间的引线，常有键合金线、键合银线等。
双键合线为何能减小有效电感？电流分散，可以减小自感。
Lloop = La + Lb – 2*Lab两支路靠得越近，回路电感越小。
距离减小，局部自感保持不变，局部互感增大，各支路总电感减小。
经验：将食指和拇指围成一个圈，用30号导线构成同等大小的回路，其回路电感大约为85nH 任何阻抗可控互连线的单位长度回路电感都是恒定的。
电源的去耦电容是可以计算的。
高频时，减小去耦电容阻抗的唯一方法是减小它的回路自感（也即是减小芯片焊盘和去耦电容之间这个完整路径的回路电感）。
因为ESL的存在导致在高频时，回路阻抗随频率升高而增大。
减小去耦电容的回路自感的最好方法有以下几种：1.使电源平面和地平面靠近表层以缩短过孔。
2.使用尺寸较小的电容器。
（是信号路径和返回路径靠近）3.从电容器焊盘到过孔间的连线要短。
（说法不准确，应该是两焊盘上的过孔之间距离要短，减小局部电感。
4.将多个电容器并联使用。
（指的是回路电感并联）对电流的约束越大，局部自感和回路电感就越大。
经验：接触孔直径为10mil时，平面间的回路电感大约是没有过孔时两相邻平面的单位面积回路电感的4倍。
电流离芯片越近，被限制在芯片附近的高频功率和返回电流就越多，从而返回平面的地弹电压就越低。
什么是过孔出沙孔？两条距离较近的回路，当其中一条回路中的电流发生变化时，环绕在第二条回路周围的磁力线匝数就会改变，而且还会产生噪声（引起信号质量问题）。
只有当动态回路中的电流发生变化时，在静态回路中才会产生噪声。
而且这种情况仅在开关跳变时才发生。
因此常被称作，开关噪声，同时开关噪声（SSN）。
开关噪声和串扰什么区别？电感的各种分类：1.电感：流过单位安培电流时，环绕在导体周围的磁力线匝数。
2.自感：导体中流过单位安培电流时，环绕在该导体周围的磁力线匝数。
3.互感：某一导体流过单位安培电流时，产生的将另一导体环绕在内的那部分磁力线的匝数。
4.回路电感：流过单位安培电流时，环绕在整个电流回路周围的磁力线总匝数。
5.回路自感：完整电流回路流过单位安培电流时，环绕在该回路周围的磁力线总匝数。
6.回路互感：某一完整电流回路流过单位安培电流时，环绕在另一回路周围的磁力线总匝数。
7.局部电感：其他地方没有电流存在时，环绕在该段导线周围的磁力线匝数。
8.局部自感：仅在某一段导线中有单位安培电流而其他地方无电流存在时，环绕在该段导线周围的磁力线匝数。
9.局部互感：仅在某一段导线中有单位安培电流而其他地方无电流存在时，环绕在另一段导线周围的磁力线匝数。
10.有效电感、净电感或总电感：当整个回路流过单位安培电流时，环绕在一段导线周围的磁力线总匝数，其中包括源自回路每一部分电流的磁力线。
11.等效电感：多个电感串联或并联相对应的单个自感的大小，其中包括互感的影响。
导线中流过单位安培电流时，越靠近导线的中心，其周围的磁力线就越多，自感也就越大。
（把一根导线想象成一束细导线的集合，越靠近线束中心的细导线其周围环绕的磁力线越多，总电感越大。
）开关频率越高中心的阻抗越大，因此电流越靠近外围。
经验：当电路板上的铜线为1盎司或者几何厚度为34um时，若频率等于或大于10MHz，则导线中的电流不再占用布线的整个横截面，趋肤效应在电流分布中起主导作用。
高频的定义：随着电流变化频率升高，电流会不断想导线表面靠近。
如果电流靠近导线表面而且与导线几何厚度无关，这一频率就是趋肤效应的界限，“高频”就是指高于这一界限的频率。
涡流：两相邻导体，如果其中一个导体中的电流发生变化，那么另一个导体的两端就会产生电压，此感应电压会形成电流。
换言之，其中一个导体的电流变化时，第二个导体中会产生感应电流，此电流称作涡流。
镜像电流：一段导线靠近一个导电平面。
