d触发器实现二分频电路

3 用D触发器实现2倍分频的逻辑电路？

Verilog描述：

module divide2( clk , clk_o, reset);

input clk , reset;

output clk_o;

wire in;

reg out ;

always @ ( posedge clk or posedge reset)

if ( reset)

out <= 0;

else

out <= in;

assign in = ~out;

assign clk_o = out;

endmodule

图形描述：

6 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。

8 可编程逻辑器件在现代电子设计中越来越重要，请问：你所知道的可编程逻辑器件有哪些？

PAL，PLD，CPLD，FPGA。

9 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。

module dff8(clk , reset, d, q);

input clk;

input reset;

input [7:0] d;

output [7:0] q; reg [7:0] q;

always @ (posedge clk or posedge reset)

if(reset)

q <= 0;

else

q <= d;

endmodule

10 设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包

括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？

电源的稳定上，电容的选取上，以及布局的大小。

11 用逻辑门和cmos电路实现ab+cd

相信自己！加油！！

电气工程学院

电测与计量 课程设计

设计题目：

双脉冲发生器

学 号：

10291149

姓 名：WF

同 组 人：TQ

指导教师：XJJ老师

设计时间： 2012/11/18--2012/12/02

设计地点：电气工程学院实验中心

设计题目：双脉冲发生器

一设计具体内容

设计一个双脉冲发生器，要求信号输出短路电流大于20mA，输出波形如下所示：

① 周期要求如上图所示。

② 脉冲峰值大于10V。

74LS74 1片

7400 1片

9013 3个

电阻、电容若干

稳压电源（5V、12V）

二元器件学习

1、7400

7400是由四个与非门构成的芯片

2、74LS74

74LS74是双D触发器，其引脚图如下：

D触发器的状态方程为：Qn+1=D。其状态的更新发生在CP脉冲的边沿，（74LS74为上升沿触发，故又称之为上升沿触发器的边沿触发器），触发器的状态只取决于时针到来前D端的状态。D触发器可用做数字信号的寄存，移位寄存，分频和波形发生器等，其逻辑符号如下：

3、9013

9013是NPN型三极管，是电流放大器件，可以构成基本的放大电路

三极管9013相关参数

最大耗散功率(PCM)：0.625W

最大集电极电流(ICM)：0.5A

集电极-发射极击穿电压(VCEO)：25V

集电极-基极击穿电压(VCBO)：45V

发射极-基极击穿电压(VEBO)：5V

集电极-发射极饱和压降(VCE)：0.6V

特怔频率(fr)：150MHZ

放大倍数：D64-91 E78-112 F96-135 G122-166 H144-220 I190-300

器件部分

示波器、稳压电源（5V、12V）

三电路图设计 四电路分析和仿真

第一部分:产生100Hz方波脉冲

由7400的三个与非门和若干电容电阻构成自激振荡电路，输出方波。其中主要分为由7400和680nF、10kΩ产生的100Hz方波脉冲，振荡周期T=10ms。

d触发器二分频电路原理

D触发器是一种数字电路元件，它可以将输入信号的状态存储在内部，并在时钟信号的作用下将其输出。D触发器二分频电路是一种基于D触发器的电路，它可以将输入信号的频率减半。

D触发器二分频电路的原理是利用D触发器的特性，将输入信号通过一个D触发器进行存储，然后在时钟信号的作用下将其输出。当时钟信号的频率为输入信号的两倍时，D触发器的输出信号就会变成输入信号的一半频率。

具体实现方法是将输入信号接入D触发器的D端口，将时钟信号接入D触发器的时钟端口。当时钟信号的上升沿到来时，D触发器会将D端口的信号存储到内部，并将其输出到Q端口。由于D触发器的输出信号只在时钟信号的上升沿发生变化，因此输出信号的频率就是输入信号的一半。

需要注意的是，D触发器二分频电路只能处理正弦波等周期性信号，对于非周期性信号或者带有噪声的信号，可能会出现不稳定的情况。此外，D触发器二分频电路还需要注意时钟信号的相位和幅值，以确保输出信号的稳定性和准确性。

总之，D触发器二分频电路是一种简单而有效的电路，可以将输入信号的频率减半，适用于数字电路和通信系统中的频率分频应用。

D触发器组成的（2N＋1）／2分频电路

.D触发器组成的(2N+1)/2分频电路

茎盛童r/,/zT,~ 摘要文章介绍了用CM08双D触发器CC4013和反馈控制构成

(2N+1)/2分频电路的新方

并详细介绍了3/2,5/2,7/2和9/2分频电路. 关键词里墼垄堡盆塑皇堕反幢控

D触发器一般是用作二分频器.在某些场合, (2N+1)/2(N为自然数)分频电路有着重要的应用.对

一

个特定的输入频率要经(2N+】.)/21分频后才能得到 所需要的输出,这就要求电路具有(2N+1)/’2的非整

数倍均有反馈,但是g1端反馈在经过异或门M.时,一 在点只能形成几百毫微秒宽的脉冲(脉宽为一级D

触发器和一级反相门翻转延迟之和)如图4中的虚

线所示.由于电容的作用(在CMOS电路中,只要 有1000—2eo0pF的电容,就可使这脉冲不足以形

成开门电平),g反馈信号在异或门M输出的毫微秒 级的高频脉冲被削弱掉,所以4分频电路只有g.一级

反馈起作用.从图4波形中CLI看出,在f{第2个时

钟脉冲的半个周期内促使ICl触发器翻转了两次,与 图1中Ia1触发器的CLi时钟输入相反.所以只要输

入一个半周期的时钟脉冲,t,同样亦可输出一个周期 信号}oo

线路之三如图5所示.根据同或门是异或非门的

关系,3/2分频电路亦可由同或门与两级D触发器构 成的4分频电路组成.其工作波形与图2相同.

图5 二,5/2分频电路

线路之一如图6所示.IC1,工C.,IC.三级D触发

图7 器级联为8分频电路,电容起滤波作用,输出信号

从I的g.端输出.电路中有,两个反馈控 制.从图7工作波形可知,的反馈信号中每两个反

馈就有一个受到g3反馈波形的影响,所以在以点仅

能形成几百毫微秒宽的脉冲.由于电容的作用, 的反馈信号即一窄脉冲被滤除掉,如图7波形A的虚

线所示.最后,在g.端输出,o信号.,o每变化一个 周期,对应于输入信号,;的两个半周期,即,o的频率