8086存储系统扩展设计

8086是intel公司推出的一款16位微处理器，它采用了20位位置区域总线，能够寻址1MB的内存空间。

在8086中，存储器和I/O端口的编址方式对于系统的设计和应用具有重要意义。

本文将围绕8086对存储器和I/O端口的编址方式展开深入探讨。

一、存储器的编址方式1. 实位置区域模式8086微处理器最初工作在实位置区域模式下，通过物理位置区域直接对存储器进行寻址。

在实位置区域模式下，8086可以访问的存储器空间为1MB，位置区域空间范围为0xxxx~0xFFFFF。

2. 分段位置区域模式为了克服实位置区域模式下1MB内存的局限性，8086引入了分段位置区域模式。

在分段位置区域模式下，8086通过段基址寄存器和偏移位置区域的组合来访问存储器，可以实现对更大容量的存储器进行访问。

3. 段基址寄存器在分段位置区域模式下，8086中的段基址寄存器包括CS（代码段寄存器）、DS（数据段寄存器）、ES（额外段寄存器）和SS（堆栈段寄存器），它们分别用来存放代码段、数据段、额外段和堆栈段的基址。

4. 偏移位置区域8086微处理器中，偏移位置区域用来表示段内的相对位置区域，它的范围为0~xxx。

5. 分段位置区域的形式在8086中，物理位置区域的计算方式为：物理位置区域=段基址×16+偏移位置区域。

通过这样的方式，8086可以实现对1MB范围内的存储器进行寻址。

二、 I/O端口的编址方式1. 端口编址方式8086微处理器通过端口编址方式来对I/O设备进行访问，I/O端口的位置区域空间范围为0~xxx。

2. IN指令和OUT指令8086微处理器提供了IN指令和OUT指令用于进行I/O端口的读写操作。

IN指令用于从指定端口读取数据，OUT指令用于向指定端口写入数据。

3. I/O端口位置区域的分配在8086系统中，I/O端口位置区域的分配由外围设备的制造商进行规划，保证不同的外围设备具有不同的端口位置区域，从而避免了位置区域冲突。

基于8086架构的微型计算机设计与开发现今，计算机技术已经成为我们生活中难以分离的一部分。

然而早期的计算机尚不具备现代计算机的高效性和便携性，而微型计算机的开发与设计解决了这一问题。

本文将主要探讨基于8086架构的微型计算机的设计与开发。

一、微型计算机基础首先，让我们了解一下微型计算机的基础知识。

微型计算机是指整个计算机系统都能集成在微小的芯片内，而不是以大型电子设备形式存在。

通常来说，微型计算机只有一小块芯片，组成了CPU（中央处理器）、存储器、输入输出端口以及各种内外部设备控制器等。

其中，CPU是微型计算机的核心组件，负责执行计算机指令，支持数据存储和处理。

二、8086架构接下来，我们了解一下8086架构。

它是由英特尔公司在1978年推出的一种16位微处理器架构，后来被广泛用于微型计算机系统设计。

8086架构的CPU内部包含了许多寄存器，如一级内部缓存（cache）、段寄存器、指令寄存器、通用寄存器等，从而提高了微型计算机的性能。

8086架构的优点不仅仅体现在性能上，它同时也是一种易于编程控制的处理器，使得微型计算机的开发变得高效简单。

三、微型计算机的设计流程了解了微型计算机的基础知识和8086架构后，接下来，我们来了解一下微型计算机的设计流程。

1. 系统规格确定首先，我们需要明确自己想要设计的微型计算机的规格，包括系统运行的操作系统、系统容量、必要的输入输出（I/O）设备和其它需要的硬件设备等。

2. 硬件设计硬件设计是微型计算机设计工作的重要组成部分，其包括选择适当的CPU、存储器、兼容IC等外部设备。

在硬件设计过程中，需要根据系统规格确定符合用户需求的嵌入式微型计算机系统。

3. 软件设计当硬件设计完成之后，我们需要进行相应的软件设计，以便程序能够充分利用CPU和其它硬件资源。

软件设计是指系统规格、硬件和软件的开发文档编写和程序代码的编写、编译、下载、调试和总控制等过程。

四、结语到此为止，我们对基于8086架构的微型计算机设计与开发进行了探讨。

习题5：（存储器扩展）1. 如图4-1所示，8088 CPU工作在最小模式，通过3片8282与系统地址总线相连，通过1片8286与系统数据总线相连，外扩1片27256（32K×8 EPROM）和1片62256（32K×8 RAM），要求EPROM起始地址为B0000H，RAM地址范围紧随其后，使用74LS138，采用全地址译码方式。

（14分）1）写出27256与62256的地址覆盖范围；（2分）2）请完成8088最小模式下总线连接图，并画出系统总线与存储器连接图，其中存储器读/MEMR信号和存储器写/MEMW信号，需要由8088 CPU的M/IO、/RD、/WR信号产生，连接时门电路自选。

（12分）74LS138 图5-1 存储器连接2. 8086系统总线与存储器连接的总线信号为20根地址线A19~A0，16根数据线D15~D0、高八位数据允许信号BHE以及存储器读写信号MEMR和MEMW。

使用这些信号，通过控制存储器芯片的WE端，扩展2片62256（32K×8 RAM），组成64KB的RAM系统。

要求RAM的起始地址为A0000H，使用74LS138（3-8译码器）采用全译码方式产生片选信号。

（1）写出构成的RAM系统的地址范围。

（2分）（2）请在右图中画出计算机存储器系统连接图（门电路自选）。

（10分）（3）当8086处理器执行第三条指令时，需要几个总线周期？（3分）MOV AX，0A000HMOV DS，AXMOV WORD PTR [2011H]，10H3. 用2片62256（32K*8 RAM）和2片27256（32K*8 EPROM）组成8086存储器系统。

要求EPROM的起始地址为10000H，RAM的起始地址为B0000H，使用全地址译码方式，试画出计算机的存储器连接图，并写出地址范围。

4. 某SRAM 存储器芯片的容量为32K ×8，表示该片有______(多选)(A) 15根地址线，8根数据线(B) 8根地址线，15根数据线(C) 32×1024个存储单元，每个单元为8位(D) 32×1024×8个存储单元，每个单元为8位 5. 8086 CPU 有20根地址线，当用该CPU 构成微机系统时，若采用全地址译码方式已经扩展00000H~0FFFFFH 地址范围的存储器，一般_____(A) 不能再扩展I/O 接口电路；(B) 还能扩展I/O 接口电路；(C) 还能扩展随机访问存储器；(D) 还能扩展只读存储器。

微原补充习题第1、2章1、有一二进制数为10110101B，表示的十六进制数为H，八进制数为Q，若表示有符号的数，则对应的十进制数为。

2、10011011B=_________H，2AB0H=_________D。

3、设机器字长为8位，已知X=-1，则[X]原= H，[X]补= H。

4、10010011B= H，2AB0H= D。

5、8086/8088CPU的编程结构中，从内部功能上由____________和____________两个独立功能部件组成。

6、8086CPU内存寻址空间最大为______字节，I/O接口寻址能力为______个8位端口。

7、8086CPU通过数据总线对________进行一次访问所需的时间为一个总线周期，一个总线周期至少包括_____个时钟周期。

当时需要插入等待周期。

8、在8086CPU引脚中，INTR端子引入的是_________中断请求信号，NMI端子引入的是__________中断请求信号。

9、8086/8088 CPU在总线周期的T1时刻，用A19/S6～A16/S3输出位地址信息的最高位，而在其他时钟周期，则输出信息。

10、8086/8088 CPU复位后，从单元开始读取指令字节，一般这个单元在区中，在其中设置一条指令，使CPU对系统进行初始化。

11、8086/8088系统中，可以有个段地址，任意相邻的两个段地址相距个存储单元。

12、8086CPU的READY引脚的作用是。

13、若(CS)=0100H、IP=0050H,则该指令的物理地址为_____________。

14、若（CS）=4200H，物理转移地址为4A230H，当CS的内容被设定为7900H时，则物理转移地址为。

15、计算机内存的堆栈是一种特殊的数据存储区，对它的存取采用的原则。

16、8086的指令队列缓冲器为个字节，8088的指令队列缓冲器为个字节。

17、8086/8088系统中CPU要求加到RESET引脚上的复位脉冲信号其宽度至少有个时钟周期，才能有效复位。

8086系统连接两片存储器的方法
8086系统可以连接两片存储器的方法主要有两种：并行连接和串行连接。

1. 并行连接：
并行连接是指将两片存储器同时连接到8086的数据总线上，并且使用不同的地址线来选择不同的存储器。

这种连接方式可以同时访问两片存储器，提高了数据传输的速度。

具体的连接方式如下：
- 将两片存储器的数据引脚连接到8086的数据总线上。

- 将两片存储器的地址引脚连接到8086的地址总线上，并使用不同的地址线来选择不同的存储器。

- 将两片存储器的读写控制引脚连接到8086的读写控制引脚上，以控制存储器的读写操作。

2. 串行连接：
串行连接是指将两片存储器连接到8086的一个存储器模块上，通过串行方式进行数据传输。

具体的连接方式如下：
- 将两片存储器连接到8086的存储器模块的数据引脚上。

- 将两片存储器的地址引脚连接到8086的地址总线上，并使用相同的地址线来选择存储器。

- 将两片存储器的读写控制引脚连接到8086的读写控制引脚上，以控制存储器的读写操作。

- 在8086的存储器模块中配置相应的控制逻辑，以实现对两片
存储器的串行读写操作。

需要注意的是，无论是并行连接还是串行连接，都需要保证两片存储器的地址范围不重叠，以避免冲突。

此外，还需要根据具体的存储器类型和接口来选择适当的连接方式和电路设计。

作业题目：141页第6、7题。

上交时间：2020年11月7日23:59:59学生姓名：侯永志学号：1960170124评分标准：第6题6分、第7题14分，共20分。

特别提醒：①凡发现复制粘贴他人作业者，就视为抄袭。

抄袭者和被抄袭者本次作业均按0分处理。

②用Word排版不易的内容，可以先手写，在拍照，把照片插入Word中。

③作业文件的命名格式：学号姓名，例如：1919202021张三.doc。

6.在8086系统中，若用1024×1位的RAM芯片组成16K×8位的存储器，需要多少芯片？在CPU的地址线中有多少位参与片内寻址？多少位用作芯片组选择信号？解：（1）1024*1位的RAM芯片即1K*1位的RAM芯片，组成16K×8位的存储器，需要16*8=128片芯片。

（2）分16组合成，每组8片构成1K*8位，16组共16K*8位，每组均为10个地址脚(2^10=1024)，因此地址线中有10位参与片内寻址。

（3）每组都需要1个选择信号，16组需要16个选择信号，2^4=16，因此地址线中有4位作为片选信号。

7.试使用62512(64K*8位)和28C512(64K*8位)，在8086系统(最小工作模式)中设计具有256KB RAM、128KB E^2PROM的存储体，RAM的地址从0000：0000H开始、E^2PROM的地址从E000：0000H开始。

解：62512是64K×8容量的芯片，组成256KB需要四片62512，起始地址为：00000H，地址范围为：00000H~3FFFFH。

28C512是64K×8容量的芯片，组成128KB需要两片28C512。

起始地址为：E0000H，地址范围为：E0000H~FFFFFH。

地址范围分配表如下：注：U1、U3、U5为偶地址存储体，U2、U4、U6为奇地址存储体。

62512(64K*8位)：U1、U2、/3、/4；28C512(64K*8位）：U5、U6。

微机原理及应用微型计算机系统概述第一讲和第二讲0.20.81画出微型计算机应用硬件基本组成框图。

微机原理及应用变量及伪指令第18讲0.80.810设变量var1的逻辑地址为0100：0000，画出下列语句定义的变量的存储分配图。

VAR1 DB 12H,0A5H,18+20,50/3,0，－1VAR2 DW 12H,0VAR3 DD 12345678HVAR4 DB ‘ABC’DW ‘AB’VAR5 DB ?,?VAR6 DB 4 DUP(0FFH,?)VAR7 DB 3 DUP(55H, 2 DUP(77H))微机原理及应用 总线结构与时序 第42~44讲 0.8 0.88CPU 执行一条指令的时间称为指令周期。

画出一个基本总线周期时序。

CLK微机原理及应用总线结构与时序第42~44讲0.80.810利用74LS373数据锁存器设计系统地址总线A19～A形成电路。

解：根据AD15～AD、A19/S6、A18/S5、A17/S4、A16/S3和ALE信号功能以及74LS373芯片引脚功能，设计的系统地址总线A19～A形成电路如下图所示。

微机原理及应用总线结构与时序第42~44讲0.80.810利用74LS245数据双向缓冲器设计系统数据总线D15～D0形成电路。

解：根据AD15～AD0、DEN和R/DT信号功能以及74LS245芯片引脚功能，设计的系统数据总线D15～D0形成电路如下图所示。

15 ~ D 87 ~ D 0微机原理及应用 总线结构与时序 第42~44讲 0.80.8 10画出8086CPU 工作在最小方式时的系统总线读时序图。

A 19/S 6 ~ A 16S 3AD 15 ~ AD 0ALE M/IO 地址，BHE 输出地址输出数据输入状态输出BHE/S 7低为I/O 读，高为存储器读RD微机原理及应用 总线结构与时序 第42~44讲 0.8 0.810画出8086CPU 工作在最小方式时的系统总线写时序图。