习题6答案

  • 格式:doc
  • 大小:1.04 MB
  • 文档页数:16

习 题 66.1 试分析图6.83所示同步时序电路,写出驱动方程、状态方程和输出方程,并作出状态转换图,设初始状态全为0。

答案6.111001100011010D Q Q ,D Q ,Q Q Q ,Q Q ,Y Q Q ++=====n n 。

状态转换图见图P6.16.2 试分析图6.84(a)所示电路,写出驱动方程、状态方程和输出方程,并画出对应输入信号X 的输出Q 2、Q 1和Y 的波形(设起始状态为00)。

答案6.2 时序图见图P6.2。

驱动方程X K X J X K XQ J 22121====状态方程221n 21121n 1Q X XQ Q Q X Q XQ Q +=+=++ 输出方程1XQ Y =6.3 试分析图6.85所示电路的计数顺序,画出电路的状态转换图,判断是模几计数器,有无自启动功能。

(a) 电路 (b) 输入波形图6.84 题图6.2图6.83 题图6.1第6章 时序逻辑电路98图6.85 题图6.3答案 6.3 2323123312121231Q Q Y Q K Q Q J Q Q K Q J 1K Q Q J =======模七进制6.4 试分析图6.86时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。

答案6.4 驱动方程1K Q Q J 1K 1J 1K Q J 321322131======状态方程3121n 3121n 2131n 1Q Q Q Q Q Q Q Q Q Q =↓⋅==+++6.5 试分析图6.87所示的时序电路,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,设初始状态全为0。

答案6.5 D 0 = A ⊕Q 0,T 1 = Q 0,Y = AQ 1,状态转换图见图P6.5。

图6.86 题图6.4 图6.87 题图6.56.6 试分析图6.88所示的时序电路,画出在时钟CLK 作用下,Q 1的输出波形。

设初始状态全为0。

.图6.88 题图6.6第6章 时序逻辑电路99答案6.6 ↑⋅=↑⋅=↑⊕⋅=+++121n 2011n 1201n 0Q Q Q Q Q Q )Q CLK (Q Q6.7 74LS160组成的计数器如图6.89所示,Y 为进位输出端,试分析其功能。

图6.89 题图6.7答案6.7 (a)六进制;(b)九进制6.8 分析图6.90所示电路的功能,并画出状态转换图,并说明是几进制的计数器。

图6.90 题图6.8答案6.8 (a)十进制;(b)A = 0为七进制,A = 1为十四进制第6章时序逻辑电路1006.9 分析图6.91电路的功能,并画出状态转换图,并说明其逻辑功能。

图6.91 题图6.9答案6.9(1)8421BCD码序列0000-0111八进制。

(2)5421 BCD码序列模7计数0000--10016.10 分析图6.92所示电路的功能,并说明它是多少进制的计数器。

图6.92 题图6.10答案6.10是一百七十进制计数器。

6.11 分析图6.93所法电路的功能,并说明片1和片2各为多少进制的计数器?Y为进位输出端,Y为多少进制的计数器?图6.93 题图6.11答案6.11 (1)七进制;(2)十一进制。

题6.11是七十七进制计数器。

6.12 试画出图6.94所示逻辑电路的输出Q D~Q A的波形,并分析该电路的逻辑功能。

答案6.124相时序脉冲产生电路第6章时序逻辑电路1016.13 在图6.95中,两个移位寄存器74LS194的原始数据分别为片1的Q D~Q A = 1001,片2的Q D~Q A = 0011,CI的初始值为0。

分析4个时钟CLK作用后两个移位寄存器的数据各是多少?这个电路完成什么功能?图6.94 题图6.12 图6.95 题图6.13答案6.13为4位串行加法器,4个CLK作用后片1的Q D~Q A=1100,片2的Q D~Q A= 0000。

6.14 试用JK触发器设计一个同步时序电路,其状态图如图6.96所示,要求使用的门电路最少。

答案6.1421211212122121121n1212121n2AQKQAJQAKQAJQQAQYQQQAQQAQAQQQQQAQ==+==+=++=++=++6.15 试用74LS160采用反馈置数法构成可控计数器,可实现七进制或九进制计数。

答案6.15 A=1九进制A=0七进制图6.96 题图6.14第6章时序逻辑电路1026.16 试用74LS161采用反馈置零法构成十三进制计数器。

答案6.166.17试用两片74LS161采用整体反馈置零法构成一百二十八进制计数器。

答案6.176.18 试用两片74LS160采用整体反馈置数法构成六十进制计数器。

答案6.18第6章 时序逻辑电路1036.19 试用两片74LS160接成同步二十九进制计数器,可以附加必要的门电路。

答案6.196.20 试用D 触发器构成4位格雷码计数器。

答案6.20 格雷码计数器状态转换表如表P6.20所示,驱动方程如下:表P6.20顺 序 Q 3 Q 2 Q 1 Q 0+1+1+1+13210Q Q Q Q n n n n顺 序 Q 3 Q 2 Q 1 Q 0+1+1+1+13210Q Q Q Q n n n n0 1 2 3 4 5 6 70000 0001 0011 0010 0110 0111 0101 01000001 0011 0010 0110 0111 0101 0100 11008 9 10 11 12 13 14 151100 1101 1111 1110 1010 1011 1001 10001101 1111 1110 1010 1011 1001 1000 00001333031210122212031011110320320100321321D D Q Q Q Q Q Q Q Q D Q Q Q Q Q Q Q Q Q D Q Q (Q Q )Q (Q Q )++++==++==++==⊕+⊕n n n n第6章 时序逻辑电路1046.21 设计“101”序列检测器,串行输入信号分别为重叠型和不可重叠型两种情况。

不重叠型为每收到一个101序列就返回初态重新记录。

答案6.21 设初态S 0为没有输入1,S 1为输入1个1,S 2为输入10;编码S 0=00,S 1=01,S 2=10;设输入为X ,输出Y 。

状态转换图6.22 用JK 触发器设计同步模13递增计数器。

答案6.22 驱动方程 321021010032J Q Q Q J Q Q J Q J Q Q ====322310100K Q K Q Q Q K Q K 1====6.23 用D 触发器和门电路设计同步十一进制计数器,并检查电路能否自启动。

答案6.233230121n 3Q Q Q Q Q Q Q +=+20132011n 2Q Q Q Q Q Q Q Q +=+ 10101n 1Q Q Q Q Q +=+00231n 0Q 1Q Q Q Q ⋅+=+6.24 设计一个灯光控制电路,要求红、黄、绿三种信号灯在时钟作用下,按照表6.22规定的顺序转换状态,表6.22中的1表示灯亮,0表示灯灭。

要求采用中规模集成芯片和必要的门电路来实现。

答案6.24 逻辑图见图P6.24。

驱动方程J 3=Q 2Q 1Q 0 K 3= Q 2 J 2=Q 1Q 0 0132Q Q Q K = J 1=Q 0 K 1= Q 0230Q Q J = K 0= 1 输出方程C= Q 3Q 2第6章时序逻辑电路105图P6.246.25试用两片移位寄存器74LS194及门电路构成八位扭环形计数器,并说明计数过程。

答案6.25 两片74LS194构成的八位扭环计数器。

先用两片74LS194构成8位右移移位寄存器,由片2的Q D取反反馈到片1的右移串行输入端。

初始清零,两片数据为00000000,然后右移移位,共有16个状态。

6.26 试用两片移位寄存器74LS194设计一个8种颜色灯光闪烁控制电路,能够在8个时钟脉冲周期内循环一次,任何时刻都有两种颜色灯光闪烁,每次闪烁时间维持2个时钟周期。

答案6.26 将两片74LS194连接成循环右移移位,初始置入数据11000000,可以满足题目要求。

6.27 试用移位寄存器集成芯片设计一个序列信号发生器,该电路能在时钟作用下周期性地输出“10011001100”序列脉冲。

答案6.27用8位移位寄存器74199 实现“10011001100”序列脉冲。

并行输入数据10011001,移位3个脉冲,第一级D0移入数据是Q7,再并入数据10011001。

74199逻辑功能表第6章时序逻辑电路106用74161和74151构成的序列信号发生器6.28 试设计一个控制两个电动机轮流工作的电路,要求电动机1运转10 s后停止,电动机2开始工作,运行5 s后停止,电动机1再运行,不断循环;用一个开关S控制电路开始工作。

用七段译码器显示运行时间。

答案6.28 将D触发器接成计数状态,先清零,第一个时钟输出1,下一个时钟输出0,循环。

计数器74160计数10个脉冲后,置入数据0101;计数5个脉冲,清零;再计10个数。

D触发器的输出控制电机1、2停止工作。

6.29 试用同步二-十进制加/减计数器74190设计一个地下车库存放车辆的控制电路。

车库容量为99个车位,在出口和入口分别有车辆传感器检测车辆出入。

有车辆出入,检测器输出+5 V脉冲信号。

控制电路可以及时显示停放车辆的数量。

答案6.29用2选1数据选择器或开关控制两个输入信号,车辆出库计数器减1,车辆入库计数器加1。

两片74190连接成100进制加/减计数器,处于计数状态。

计数到99时,第二片74190的进位输出信号报告车库没有空车位。

6.30 试用上升沿触发的D触发器构成异步3位二进制加法计数器,画出逻辑电路图和时序图。

答案6.306.31 试用下降沿触发的JK触发器构成4位异步二进制减法计数器,画出逻辑图。

答案6.316.32 设计一个串行数据检测器,当输入连续出现3个或3个以上1时,检测输出信号为1,其余情况下的输出均为0。

答案6.32解:设初态S0为没有输入1,S1为输入1个1,S2为输入11;S3为输入111;编码S0=00,S1=01,S2=10,S3=11;设输入为X,输出Y。

初始4个状态,化简后3个状态。

完整的状态转换图0100111010101001011n 0110011n 1Q Q X D XQ XQ D XQ Y 1K Q X J X K XQ J Q 1Q )Q X (Q Q X Q XQ Q )XQ (XQ XQ Q =+======+==+=+=++ 6.33 试用同步计数器74160设计一个三百六十五进制的计数器。