全加器逻辑电路图

武汉理工大学《基础强化训练》课程设计说明书

1 目录

摘要 ....................................................................................................................................................................................................2

ABSTRACT..........................................................................................................................................................................................3

数字电路-全加器............................................................................................................................................................................4

1 一位全加器的设计.....................................................................................................................................................................4

1.1 一位全加器的原理 ............................................................................................................................................................4

班级 姓名 学号

实验二 组合电路设计

一、实验目的

（1） 验证组合逻辑电路的功能

（2） 掌握组合逻辑电路的分析方法

（3） 掌握用SSI小规模集成器件设计组合逻辑电路的方法

（4） 了解组合逻辑电路集中竞争冒险的分析和消除方法

二、实验设备

数字电路实验箱，数字万用表，74LS00，74LS86

三、实验原理

1．组合逻辑概念

通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。因此，组合电路的特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。

组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。

实验中用到的74LS00和74LS86的引脚图如图所示。

1234567891011121314Vcc4B4A4Y3B3A3Y1A1B1Y2A2B2YGND00 四2输入与非门

2.组合电路的分析方法。

组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。分析一般分为一下几个步骤：

（1） 由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。

（2） 列出真值表。

（3） 根据对真值表的分析，确定电路功能。

3.组合逻辑电路的设计方法。

组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。

一般设计的逻辑电路的过程如图：

（1） 通过对给定问题的分心，获得真值表。在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。

（2） 通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。

- 1 -

四川理工大学

课 程 设 计 任 务 书

设计题目：采用门电路设计一个16位的全加器电路

院 系： 计算机学院

专 业： 计算机科学与技术

班 级： 2008级6班

指导教师： 朱文忠

学生姓名： 赵******************

- 2 -

目录：

一 引言……………………………………… 1

1.1 设计背景…………………………… 1

1.2 设计分工…………………………… 1

二 设计目的………………………………… 2

2.1 设计目的…………………………… 2

2.2 设计内容…………………………… 2

三 设计过程………………………………… 2

3.1 硬件方案…………………………… 2

3.1.1 一位全加器的原理及设计……… 2

3.1.2 四位全加器的原理及设计……… 4

3.1.3 十六位全加器的原理及设计…… 7

3.2 软件方案…………………………… 9

3.3 可行性论证………………………… 13

3.4 结论………………………………… 15

四 参考文献………………………………… 16

- 3 -

引言

1. 设计背景

随着计算机科学技术的发展，人们获得信息的途径更加多样，获取信息的速度更加快捷。硬件的发展允许程序员编出很多精彩的使用软件，也使得计算机更加普及。中央处理器CPU的好坏是影响和制约计算机速度和性能的关键因素。而加法器是组成CPU的的重要部件，一般运算速度的快慢就取决与每秒执行加法的次数，加法器是算术逻辑单元中的基本逻辑器件。例如：为了节省资源，减法器和硬件乘法器都可由加法器来构成。但宽位加法器的设计是很耗费资源的，因此在实际的设计和相关系统的开发中需要注意资源的利用率和进位速度等两方面的问题。

多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。并行进位的并行加法器又可以分为组内并行、组间串行的进位链和组内并行、组间并行的进位链。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。它们的目的就是要进位信号的产生尽可能的快,因此产生了二重进位链或更高重进位链,显然进位速度的提高是以硬件设计的复杂化为代价来实现的。

实验四 组合逻辑电路的设计及半加器、全加器

一、实验目的

1. 掌握组合逻辑电路的设计与测试方法

2.掌握半加器、全加器的工作原理。

二、实验原理和电路

1、组合逻辑电路的设计

使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计

组合电路的一般步骤如图1.4.1所示。

图1.4.1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。

1.半加器

根据组合电路设计方法，首先列出半加器的真值表，见表1.4.1。

写出半加器的逻辑表达式

S=AB+AB=A⊕B

C=AB

若用“与非门”来实现，即为

半加器的逻辑电路图如图1.4.2所示。

在实验过程中，我们可以选异或门74LS86及与门74LS08实现半加器的逻辑功能；也可用全与非门如74LS00反相器74LS04组成半加器。

(a)用异或门组成的半加器 （b）用与非门组成的半加器

图1.4.2 半加器逻辑电路图

2.全加器

用上述两个半加器可组成全加器，原理如图1.4.3所示。

图1.4.3由二个半加器组成的全加器

表1.4.2 全加器逻辑功能表

表1.4.1 半加器逻辑功能

三、实验内容及步骤

1.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，相加的和Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图1.4.4。

图1.4.4 用一个集成异或门和二个与非门组成半加器

⑴ 在实验仪上用异或门和与门接成以上电路。A、B接逻辑开关，Y、Z接发光二极管显示。