实验二组合电路设计
一、 实验目的
(1) 验证组合逻辑电路的功能
(2) 掌握组合逻辑电路的分析方法
(3) 掌握用SSI小规模集成器件设计组合逻辑电路的方法
(4) 了解组合逻辑电路集中竞争冒险的分析和消除方法
二、 实验设备
数字电路实验箱，数字万用表， 74LS00, 74LS86
三、 实验原理
1 •组合逻辑概念
通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路又称组合电路， 组合电路的输出只决定于当时的外部输入情况， 与电路的过去状态无关。 因此，组合电路的
特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有 反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。
组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真 值表，卡诺图和逻辑图等几种。
实验中用到的74LS00和74LS86的引脚图如图所示。
00 四2输入与非门
1A 1B 1Y 2A 2B 2Y GND
2•组合电路的分析方法。
组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之 间的关系，通常是用逻辑式或真值表来描述， 有时也加上必须的文字说明。 分析一般分为 班级 姓名 学号
4B 4A 4Y 3B 3A 3Y 下几个步骤：
(1) 由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。
(2) 列出真值表。
(3) 根据对真值表的分析，确定电路功能。
3•组合逻辑电路的设计方法。
组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。
一 般 设 计 的 逻 辑 电 路 的 过 程 如 图
(1) 通过对给定问题的分心，获得真值表。在分析中要特别注意实际问题如何抽象为几 个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关 系，从而过得真值表或简化真值表。
(2) 通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更， 最后画出逻辑图。
实验五 半加器和全加器
实验五 半加器和全加器 一、实验目的
1(掌握组合逻辑电路的分析和设计方法。
2(验证半加器、全加器、奇偶校验器的逻辑功能。
二、实验原理
使用中、小规模集成门电路分析和设计组合逻辑电路是数字逻辑电路的任务之一。本实验中有全加器的逻辑功能的测试，又有半加器、全加器的逻辑设计。通过实验要求熟练掌握组合逻辑电路的分析和设计方法。
实验中使用的二输入端四异或门的电路型号为74LS86，四位二进制全加器的型号为74LS83A，其外引线排列及逻辑图如下:
14 13 12 11 10 9 8
VCC
=1 =1
74LS86
=1 =1
GND
1 2 3 4 5 6 7
74LS86引脚排列
16 15 14 13 12 11 10 9
C C GND B AΣ 44011 BΣ41
74LS83A
A 2A Σ A B V Σ B 4333CC22
1 2 3 4 5 6 7 8
74LS83引脚排列
74LS83A是一个内部超前进位的高速四位二进制串行进位全加器，它接收两个四位二进制数(A~A，B~B)，和一个进位输入(C)，并对每一位产生二进制和14140
(Σ~Σ)输出，还有从最高有效位(第四位)产生的进位输出(C)。该组件有144越过所有四个位产生内部超前进位的特点，提高了运算速度。另外不需要对逻辑电平反相，就可以实现循环进位。
三、实验仪器和器件
1(实验仪器
(1)DZX-2B型电子学综合实验装置
(2)万用表(MF47型)
2(器件
(1)74LS00(二输入端四与非门)
(2)74LS86(二输入端四异或门)
(3)74LS83(四位二进制全加器)
(4)74LS54(双二双三输入端与或非门)
四、实验内容
1(设计用纯与非门组成的半加器，分析、验证其逻辑功能;
解:?根据设计任务列出真值表
输入 输出
组合逻辑电路是数字电路中的一种重要类型，主要用于实现逻辑运算和计算功能。其中，半加器和全加器是组合逻辑电路的两种基本结构，通过它们可以实现数字加法运算。本文将详细介绍组合逻辑电路的相关知识，包括半加器、全加器以及逻辑运算的原理和应用。
一、半加器
半加器是一种简单的数字电路，用于对两个输入进行加法运算，并输出其和及进位。其结构由两个输入端(A、B)、两个输出端(S、C)组成，其中S表示和，C表示进位。半加器的真值表如下：
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
从真值表可以看出，半加器只能实现单位加法运算，并不能处理进位的问题。当需要进行多位数的加法运算时，就需要使用全加器来实现。
二、全加器
全加器是用于多位数加法运算的重要逻辑电路，它能够处理两个输入以及上一位的进位，并输出本位的和以及进位。全加器由三个输入端(A、B、Cin)和两个输出端(S、Cout)组成，其中Cin表示上一位的进位，S表示和，Cout表示进位。全加器的真值表如下：
A B Cin S Cout 0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
通过全加器的应用，可以实现多位数的加法运算，并能够处理进位的问题，是数字电路中的重要组成部分。
三、逻辑运算
除了实现加法运算外，组合逻辑电路还可用于实现逻辑运算，包括与、或、非、异或等运算。这些逻辑运算能够帮助数字电路实现复杂的逻辑功能，例如比较、判断、选择等。逻辑运算的应用十分广泛，不仅在计算机系统中大量使用，而且在通信、控制、测量等领域也有着重要的作用。
四、组合逻辑电路的应用
组合逻辑电路在数字电路中有着广泛的应用，其不仅可以实现加法运算和逻辑运算，还可以用于构建各种数字系统，包括计数器、时序逻辑电路、状态机、多媒体处理器等。组合逻辑电路还在通信、控制、仪器仪表等领域得到了广泛的应用，为现代科技的发展提供了重要支持。
半加器、全加器的工作原理
一、引言
在数字逻辑电路中，加法器是一种基本的逻辑门电路，用于实现二进制数的加法运算。根据其设计复杂性和功能，加法器可以分为半加器和全加器两种类型。本文档将详细介绍半加器和全加器的工作原理。
二、半加器
1. 定义：半加器是一种能够对两个一位二进制数进行相加并输出结果的逻辑门电路。它只能处理两个输入位（被加数和加数），不考虑低位进位。
2. 工作原理：
➢ 当两个输入位相同时，半加器输出0；
➢ 当两个输入位不同时，半加器输出1；
➢ 当两个输入位有一个为1时，半加器输出1。
3. 真值表：
➢ 输入A：被加数的一位；
➢ 输入B：加数的一位；
➢ 输出S：和的一位；
➢ 输出C：进位。
4. 逻辑表达式：
➢ S = A XOR B；
➢ C = A AND B。
三、全加器
1. 定义：全加器是一种能够对三个一位二进制数进行相加并输出结果的逻辑门电路。它可以处理两个输入位（被加数和加数）以及一个低位进位。
2. 工作原理：
➢ 当两个输入位相同时，全加器输出0；
➢ 当两个输入位不同时，全加器输出1；
➢ 当两个输入位有一个为1时，全加器输出1；
➢ 当低位进位为1时，全加器输出0；
➢ 当低位进位为0时，全加器输出1。
3. 真值表：
➢ 输入A：被加数的一位；
➢ 输入B：加数的一位；
➢ 输入Cin：低位进位；
➢ 输出S：和的一位；
➢ 输出Cout：高位进位。
4. 逻辑表达式：
➢ S = A XOR B XOR Cin；
➢ Cout = (A AND B) OR (Cin AND (A XOR B))。
四、总结
半加器和全加器是数字逻辑电路中的基本组成部分，它们分别用于实现二进制数的简单和完整相加运算。半加器只能处理两个输入位，不考虑低位进位，而全加器可以处理三个输入位，考虑低位进位。理解它们的工作原理对于理解和设计数字逻辑电路是非常重要的。
