组合逻辑电路设计之全加器、半加器

实验二组合电路设计

一、 实验目的

(1) 验证组合逻辑电路的功能

(2) 掌握组合逻辑电路的分析方法

(3) 掌握用SSI小规模集成器件设计组合逻辑电路的方法

(4) 了解组合逻辑电路集中竞争冒险的分析和消除方法

二、 实验设备

数字电路实验箱，数字万用表， 74LS00, 74LS86

三、 实验原理

1 •组合逻辑概念

通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路又称组合电路， 组合电路的输出只决定于当时的外部输入情况， 与电路的过去状态无关。 因此，组合电路的

特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有 反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。

组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真 值表，卡诺图和逻辑图等几种。

实验中用到的74LS00和74LS86的引脚图如图所示。

00 四2输入与非门

1A 1B 1Y 2A 2B 2Y GND

2•组合电路的分析方法。

组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之 间的关系，通常是用逻辑式或真值表来描述， 有时也加上必须的文字说明。 分析一般分为 班级 姓名 学号

4B 4A 4Y 3B 3A 3Y 下几个步骤：

(1) 由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。

(2) 列出真值表。

(3) 根据对真值表的分析，确定电路功能。

3•组合逻辑电路的设计方法。

组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。

一 般 设 计 的 逻 辑 电 路 的 过 程 如 图

(1) 通过对给定问题的分心，获得真值表。在分析中要特别注意实际问题如何抽象为几 个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关 系，从而过得真值表或简化真值表。

(2) 通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更， 最后画出逻辑图。

与非门和异或门构成的半加器、全加器的工作原理

一、半加器的工作原理

半加器是数字电路中常见的逻辑电路，用于将两个输入位进行加法运算，得到一个和位和一个进位位。半加器是由两个逻辑门组成的，分别是异或门和与门。异或门用于求和位，而与门用于求进位位。

1. 异或门的作用

异或门也叫做互斥或门，它的主要作用是将两个输入按位进行异或运算，得到一个输出。异或门的逻辑符号为^，其真值表如下：

| A | B | A^B |

|---|---|-----|

| 0 | 0 | 0 |

| 0 | 1 | 1 |

| 1 | 0 | 1 |

| 1 | 1 | 0 |

由真值表可以看出，异或门的输出为1的条件是两个输入不同，即为异或运算的性质。

2. 与门的作用

与门的功能是将两个输入按位进行与运算，得到一个输出。与门的逻辑符号为&，其真值表如下：

| A | B | A&B |

|---|---|-----|

| 0 | 0 | 0 |

| 0 | 1 | 0 |

| 1 | 0 | 0 |

| 1 | 1 | 1 | 从与门的真值表可以看出，只有当两个输入都为1时，与门的输出才为1。

3. 半加器的组成

半加器由一个异或门和一个与门组成，其电路图如下：

```

A-----------\

\

B-----------[XOR]----S

/

C-----------/

O

```

A和B分别是两个输入位，[XOR]代表异或门，S是和位的输出，C是进位位的输出。

半加器的工作原理是：将输入A和B分别作为异或门的两个输入，得到和位S的输出；然后将输入A和B分别作为与门的两个输入，得到进位位C的输出。

实验五 半加器和全加器

实验五 半加器和全加器 一、实验目的

1(掌握组合逻辑电路的分析和设计方法。

2(验证半加器、全加器、奇偶校验器的逻辑功能。

二、实验原理

使用中、小规模集成门电路分析和设计组合逻辑电路是数字逻辑电路的任务之一。本实验中有全加器的逻辑功能的测试，又有半加器、全加器的逻辑设计。通过实验要求熟练掌握组合逻辑电路的分析和设计方法。

实验中使用的二输入端四异或门的电路型号为74LS86，四位二进制全加器的型号为74LS83A，其外引线排列及逻辑图如下:

14 13 12 11 10 9 8

VCC

=1 =1

74LS86

=1 =1

GND

1 2 3 4 5 6 7

74LS86引脚排列

16 15 14 13 12 11 10 9

C C GND B AΣ 44011 BΣ41

74LS83A

A 2A Σ A B V Σ B 4333CC22

1 2 3 4 5 6 7 8

74LS83引脚排列

74LS83A是一个内部超前进位的高速四位二进制串行进位全加器，它接收两个四位二进制数(A~A，B~B)，和一个进位输入(C)，并对每一位产生二进制和14140

(Σ~Σ)输出，还有从最高有效位(第四位)产生的进位输出(C)。该组件有144越过所有四个位产生内部超前进位的特点，提高了运算速度。另外不需要对逻辑电平反相，就可以实现循环进位。

三、实验仪器和器件

1(实验仪器

(1)DZX-2B型电子学综合实验装置

(2)万用表(MF47型)

2(器件

(1)74LS00(二输入端四与非门)

(2)74LS86(二输入端四异或门)

(3)74LS83(四位二进制全加器)

(4)74LS54(双二双三输入端与或非门)

四、实验内容

1(设计用纯与非门组成的半加器，分析、验证其逻辑功能;

解:?根据设计任务列出真值表

输入 输出

二进制半加器和全加器

介绍

二进制半加器和全加器是数字电路中常用的组合逻辑电路，用于对二进制数进行加法运算。半加器用于计算两个单独的二进制位的和，而全加器则用于计算两个二进制位和一个进位位的和。在计算机的运算过程中，半加器和全加器扮演着重要的角色，对于理解计算机中的加法运算原理至关重要。

二进制数的加法

在了解半加器和全加器之前，我们首先需要了解二进制数的加法规则。在二进制数的加法中，每一位的和可能有三种情况：0+0=0、0+1=1、1+1=0（并产生进位）。这三种情况可以通过逻辑门实现，而半加器和全加器就是应用了逻辑门的电路。

半加器

半加器用于计算两个单独的二进制位的和。它有两个输入，分别为两个待相加的二进制位，记为A和B。半加器的输出有两个，一个是和位（Sum），表示两个输入位的和，另一个是进位位（Carry），表示是否产生进位。

半加器可以用逻辑门实现，其中包括一个异或门和一个与门。异或门用于计算和位，而与门用于计算进位位。具体电路如下所示：

全加器

全加器是在半加器的基础上进行扩展，用于计算两个二进制位和一个进位位的和。与半加器类似，全加器也有两个输入，分别为两个待相加的二进制位（A和B）和一个进位位（Carry-in）。全加器的输出也有两个，一个是和位（Sum），表示三个输入位的和，另一个是进位位（Carry-out），表示是否产生进位。

全加器的实现方式可以通过两个半加器和一个或门组合而成。具体电路如下所示：

半加器和全加器的应用

半加器和全加器广泛应用于计算机的算术逻辑单元（ALU）中。ALU是计算机中完成算术和逻辑运算的核心部件，其中的加法器模块就是由半加器和全加器组成。 在ALU中，半加器和全加器被用于对两个二进制数进行加法运算。ALU还包括其他的逻辑电路，用于实现减法、乘法、除法等运算。通过组合不同的逻辑电路，ALU能够完成各种复杂的数学运算。

除了在计算机中的应用，半加器和全加器也可以用于其他数字电路的设计。例如，在通信系统中，它们可以用于数据传输和校验位的计算。