等精度频率计的实验报告

基于单片机和FPGA的等精度频率计

一、 设计任务

工作频率通信系统极为重要的参数，频率测量是通信系统基本的参数测试之一。本设计 的主要任务是使用单片机与 EDA 技术设计制作一个简易的等精度频率测试仪，可对输入周期 信号的频率进行测量、显示。被测信号的频率范围和测试的精度要求见相应的设计任务书。

二、 设计框图

图 1 硬件系统原理框图

等精度频率计的主系统硬件框图如图 1 示，主要由以下几部分组成：

（1）信号整形电路：用于对于放大信号进行放大和整流，以作为PLD 器件的输入信号

（2）测频电路：是测频的核心电路模块，由FPGA 或CPLD 器件组成。

（3）单片机电路模块：用于控制FPGA 的测频操作和读取测频数据，并做出相应处理。

（4）数码显示模块：用8 个数码管显示测试结果，考虑到提高单片机I/O 口的利用率，降低编程复杂性，提高单片机的计算速度以及降低数码显示器对主系统的干扰，可以采用串行静态显示方式。

三、 测频原理分析

3.1 等精度频率测试的原理

频率是一个基本的物理量，其它的物理量可以转换为频率进行测量。测试频率的基本方法包括直接测频和测周法。其中直接测频法是产生一个标准宽度（例如1s）的时基信号，然后在这个信号时间范围内打开闸门对被测频率信号进行计数。此方法的弱点之一是高精度的标准时基信号不容易获得；其二，这种方法对于高频信号的测量精度比较有保证，但是对于低频信号由于计数周期有限测试精度较低。测周法是用被测信号作为闸门信号、对标准脉冲信号进行计数，显然这种方法适合测量低频信号的频率。

等精度测频法的核心思想是用两个计数器分别对标准和被测脉冲进行计数，计数的时间严格同步于被测脉冲。这种方法的最大优点是测试的精度和被测信号的频率无关，因而可以做到等精度测量。其测试原理如图2 示。预置闸门信号是测试命令，即测频的使能信号，该信号为高电平的期间进行测频。但是当预置闸门信号为高电平时，测频并不是立即开始，而是要等到被测信号的上升沿到来以后，实际闸门信号跳为高电平，测频才真正开始。同理，当预置闸门信号跳低以后，测频并没有马上结束，而是要等到被测信号的上升沿以后，实际闸门信号才跳低，测频结束。由此可见，实际闸门信号完全同步于被测信号，其脉冲宽度必然是被测信号周期的整数倍，期间对被测信号和标准脉冲进行计数，再通过简单的计算就可以求得被测信号的频率。

第一章 课题研究概述

1.1课题研究的目的和意义

在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。目前常用的测频方案有三种：

方案一：完全按定义式Ｆ＝ＮＴ进行测量。被测信号Ｆx经放大整形形成时标ГX，晶振经分频形成时基TR。用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1ГX=NTR。此方案为传统的测频方案，其测量精度将随被测信号频率的下降而降低。

方案二：对被信号的周期进行测量，再利用Ｆ＝１Ｔ（频率＝１周期）可得频率。测周期时，晶振ＦR经分频形成时标ГX，被测信号经放在整形形成时基TＸ控制闸门。闸门输出的计数脉冲Ｎ＝ГXTR，则TX=NГX。但当被测信号的周期较短时，会使精度大大下降。

方案三：等精度测频，按定义式Ｆ＝ＮＴ进行测量，但闸门时间随被测信号的频率变化而变化。如图１所示，被测信号Ｆx经放大整形形成时标ГX，将时标ГX经编程处理后形成时基TR。用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1ГX=NTR。此方案闸门时间随被测信号的频率变化而变化，其测量精度将不会随着被测信号频率的下降而降。本次实验设计中采用的是第三种测频方案。

等精度频率计是数字电路中的一个典型应用，其总体设计方案有两

种：

方案一：采用数字逻辑电路制作，用IC拼凑焊接实现。其特点是直接用现成的IC组合而成，简单方便，但由于使用的器件较多，连线复杂，体积大，功耗大，焊点和线路较多将使成品稳定度与精确度大打折扣，而且会产生比较大的延时，造成测量误差、可靠性差。

方案二：采用可编程逻辑器件（CPLD）制作。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。，利用EDA软件编程，下载烧制实现。将所有器件集成在一块芯片上，体积大大减小的同时还提高了稳定性，并且可应用EDA软件仿真，调试，每个设计人员可以充分利用软件代码，提高开发效率，缩短研发周期，降低研发成本。易于进行功能扩展，可以利用频率计的核心技术，改造成其它产品。实现方法灵活，调试方便，修改容易。

高新技术　２Ｑ！！　Ｑ：　Ｃｈｉｎａ　Ｎｅｗ　Ｔｅｃｈｎｏｌｏｇｉｅｓ　ａｎｄ　Ｐｒｏｄｕｃｔｓ　

等精度频率计的研究与设计　

吴小所’　冯海　

（１、兰州交通大学，甘肃兰州７３００７０；２、兰州￣－Ｙ－：ｋ．学技术工程学院，甘肃兰州７３００５０）　

摘要：采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化的特点。本文首先综述了ＥＤＡ技术的发展概　

况，ＦＰＧＡ／ＣＰＬＤ开发的涵义、优缺点，ＶＨＤＬ语言的历史及其优点，概述了ＥＤＡ软件平台ＱＵＡＫＴＵＳ　１１；然后介绍了频率测量的　

一般原理，利用等精度测量原理，通过ＦＰＧＡ运用ＶＨＤＬ编程，利用ＦＰＧＡ（现场可编程门阵列）芯片设计了一个８位数字式等精度频　

率计，该频率计的测量范围为０－ＩＯＯＭＨＺ。利用ＱＵＡＫＴＵＳ　ＩＩ集成开发环境进行编辑、综合、波形仿真，并下栽到ＣＰＬＤ器件中，经　实际电路测试，仿真和实验结果表明，该频率计有较高的实用性和可靠性。　

关键词：ＶＨＤＬ语言；等精度测量；数字频率计　

中图分类号：Ｕ４９２．３＋２３　

１引言。频率检测是电子测量领域的最　基本也是最重要的测量之一。频率信号抗干　扰能力强、易于传输，可以获得较高的测量精　

度，所以测频方法的研究越来越受到重视。等　精度测量消除了对被测信号计数所产生的正　负１误差，并且达到了在整个测试频段的等　精度测量，测量信号的精度不随所测信号频　

率的变化而变化。　２等精度频率测量算法。精度测频方法　的闸门时间不是固定的值，而是被测信号周　期的整数倍，即与被测信号同步，因此，避除　了对被测信号计数所产生±１个字误差，并且　达到了在整个测试频段的等精度测量。在测　量过程中，有两个计数器分别对标准信号和　

被测信号同时计数。首先给出闸门开启信号　（预置闸门上升沿），此时计数器并不开始计　数，而是等到被测信号的上升沿到来时，计数　器才真正开始计数。然后预置闸门关闭信号　（下降沿）到时，计数器并不立即停止计数，而　是等到被测信号的上升沿到来时才结束计　

现代电子技术实验（EDA）

等精度频率计

综合报告

吕佳

电子信息科学与技术

物电学院

2010年6月20日

电工电子中心2009年5月绘制 湖北师范学院电工电子实验教学省级示范中心电子版实验报告

第2页，共18页 等精度频率计实验总结报告

一．实验内容

前面简易数字频率计测量精度随着被测信号频率的不同而不同，误差1/fx，当测量1Hz信号时，误差可能是100%。设计一个等精度频率计，使

测量结果与被测信号频率不同，而与基准频率有关。首先设定一个基准频率，根据相同的时间，基准频率Fb和被测信号频率Fx计数的个数分别为N b ,Nx

,利用公式NxFxNbFb，可以求出Fx。

二．方案设计

设计方案原理框图如下：

最后一个模块为数据处理部分，有两种处理方式：

1、用maxplus2自带的乘除法模块来处理数据，如下图： 湖北师范学院电工电子实验教学省级示范中心电子版实验报告

第3页，共18页

虽然此种方法便于理解，但是此模块的使用有限，不能够进行较高位数的运算，否则编译会出错。

2、用FPGA与单片机通信的方法，将测出来的数据送入单片机处理，然后将得出的结果送入FPGA中显示。（后面主要介绍这种方法）。其原理图如下：

三．实验步骤

第一阶段：按照等精度原理框图将各个模块生成

1、D触发器：用来控制计数的开始和计数的停止，因为计数的开始和停止都是在被测频率的上升沿到来时起作用的，所以测量时间一定是被测频率湖北师范学院电工电子实验教学省级示范中心电子版实验报告

第4页，共18页 的整数倍个，这就保证了被测频率所记的个数一定是整数个。

其代码如下：

module mydff(D,clk,prn,clrn,Q);

input D,clk,prn,clrn;

output Q;

reg Q;

always @(posedge clk or negedge prn or negedge clrn)

if(!prn) Q=1; //低电平置1