频率计实验报告

一、实验目的

1. 理解共振现象的基本原理。

2. 通过实验验证共振频率与物质固有频率的关系。

3. 探究不同因素对共振现象的影响。

二、实验原理

共振现象是指当外界施加的周期性驱动力的频率与物体的固有频率相等时，物体振幅达到最大值的现象。共振频率是指物体在无阻尼情况下，振幅随时间变化达到最大值时的频率。本实验通过改变驱动力的频率，观察物质振幅的变化，验证共振现象。

三、实验器材

1. 物质（如弹簧振子、单摆等）；

2. 驱动器（如音叉、电动振动器等）；

3. 测量装置（如示波器、秒表等）；

4. 频率计；

5. 调节装置。

四、实验步骤

1. 准备实验器材，将物质固定在实验台上。

2. 将驱动器连接到物质上，并调整驱动器的频率。

3. 使用测量装置记录物质振幅随时间的变化。

4. 逐渐改变驱动器的频率，观察物质振幅的变化。

5. 当驱动器的频率接近物质的固有频率时，记录此时振幅达到最大值时的频率，即为共振频率。

6. 分析实验数据，探究不同因素对共振现象的影响。

五、实验结果与分析 1. 实验结果表明，当驱动器的频率接近物质的固有频率时，物质振幅达到最大值，发生共振现象。

2. 实验数据表明，共振频率与物质的固有频率相等。

3. 分析实验数据，得出以下结论：

a. 驱动器的频率越接近物质的固有频率，共振现象越明显；

b. 物质的阻尼系数对共振现象有影响，阻尼系数越大，共振现象越不明显；

c. 驱动器的振幅对共振现象有影响，驱动器振幅越大，共振现象越明显。

六、实验总结

1. 通过本实验，我们验证了共振现象的基本原理，即共振频率与物质固有频率的关系。

2. 实验结果表明，共振现象在工程技术、物理学等领域具有广泛的应用。

3. 本实验有助于我们更好地理解共振现象，为后续相关实验和研究提供基础。

七、注意事项

1. 实验过程中，注意调整驱动器的频率，使其接近物质的固有频率。

2. 实验过程中，注意观察物质振幅的变化，及时记录数据。

1

上 海 电 力 学 院

课题名称 数字频率计

课题代码 201

院（系） 电力与自动化工程学院

专 业 电气工程及其自动化

班 级

学号及姓名

时 间

指导教师签名：

教研室主任（系主任）签名： 2 任务书

一、 目的

1、了解并掌握电子电路的一般设计方法，具备初步的独立设计能力。

2、通过查阅手册和文献资料，进一步熟悉常用电子器件的类型和特性，并掌握合理选用的原则；进一步掌握电子仪器的正确使用方法。

3、学会使用EDA软件Multisim对电子电路进行仿真设计。

4、初步掌握普通电子电路的安装、布线、调试等基本技能。

5、提高综合运用所学的理论知识独立分析和解决问题的能力，学会撰写课程设计总结报告；培养严肃认真的工作作风和严谨的科学态度。

二、 设计内容、要求及设计方案

1、任务

设计并制作1个数字式频率计。

2、基本要求

1）被测信号为TTL脉冲信号。

2）显示的频率范围为00~99Hz。

3）测量精度为±1 Hz。

4）用LED数码管显示频率数值。

3、扩展部分

1）输入信号为正弦信号、三角波，幅值为l0mV。

2）显示的频率范围为0000~9999Hz。

3）提高测量的精度至0.1Hz。

2011年电子技术实验

实验报告

频

率

计

一、概述

数字频率计是使用领域非常广泛的测量仪器，在计算机、通讯设备、音频视频等科研生产领域不可缺少。通过十进制数字显示被测信号频率，具有测量迅速，精度高，显示直观等诸多优点。

本实验中，我们使用VHDL开发FPGA的一般流程，采用频率计开发的基本原理和相应的测量方案，在FPGA实验开发板进行数字频率计的设计和实现。

数字频率计是数字电路中的一个典型使用，随着复杂可编程逻辑器件（CPLD）的广泛使用，以EDA工具作为开发手段，运用VHDL语言，将使整个系统大大简化，提高整体的性能和可靠性。本次的频率计设计主要是顶层设计，通过各个模块综合使用，学习常用的数字系统设计方法。采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。

本实验，我采用硬件描述语言VHDL，在软件开发平台ISE上完成，该设计的频率计能准确的测量频率在10Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到FPGA上。

VHDL主要用于描述数字系统的结构、行为、功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式，描述风格以及句法十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称为设计实体（可以是一个元件、一个电路模块或一个系统）分成外部（又称为可视部分，即端口）和内部（又称为不可视部分），即设计实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其它的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。使用VHDL进行工程设计的优点是多方面的，具体如下：

- 1 -

频率计实验报告

专业 电子信息工程 姓名 学号 姓名 学号 姓名 学号 指导教师 设计时间

- 2 - 目录 引 言 .............................................................................................. - 3 - 第一章 频率计概述 ........................................................................ - 3 - 1.1数字频率计概述 .................................................................. - 3 - 1.2频率计设计要求 .................................................................. - 4 - 第二章 频率计方案设计 ................................................................ - 4 - 2.1 方案比较 ............................................................................ - 4 - 2.1.1方案一：单片机频率计(基于AT89S52) ....................... - 4 - 2.1.2方案二：CPLD频率计（基于VHDL语言）.............. - 5 - 2.2方案选择 ............................................................................. - 6 - 第三章 CPLD频率计总体设计 ..................................................... - 6 - 3.1 测频的方法 ........................................................................ - 6 - 3.2 记数器法测频原理 ............................................................. - 7 - 3.3 设计实现 ............................................................................ - 7 - 3.3.1总体方案 ...................................................................... - 7 - 3.3.2设计的实现 .................................................................. - 8 - 3.3.3 VHDL语言编写的程序 ................................................ - 9 - 3.3.4编译与仿真 ................................................................ - 14 - 3.3.5程序加载至单片机 ........................... 错误！未定义书签。