当前位置：文档之家 › 第四章组合逻辑电路

第四章组合逻辑电路

  • 格式：ppt
  • 大小：4.46 MB
  • 文档页数：108

下载文档原格式

  / 108

合集下载

数字电子技术第四章(阎石第六版)

数字电子技术第四章(阎石第六版)
' RBI • 灭零输入 ：置0时可将整数位或小数位多余 的零熄灭。
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用 和 RBO 的配合，实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正 常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻 只允许输入一个 编码信号。 • 例：3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7

《数字电子技术基础》第五版：第四章 组合逻辑电路

《数字电子技术基础》第五版：第四章 组合逻辑电路

74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元

第四章组合逻辑电路的分析与设计

第四章组合逻辑电路的分析与设计

=1
S
C = AB 画出逻辑电路图。 画出逻辑电路图。
S = AB + AB = A ⊕ B
&
C
2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 全加器 能同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式，再经代数法化简和转换得： 由真值表直接写出逻辑表达式，再经代数法化简和转换得：
每一个输出变量是全部或部分 输入变量的函数： 输入变量的函数： L1=f1（A1、A2、…、Ai） 、 L2=f2（A1、A2、…、Ai） 、 …… Lj=fj（A1、A2、…、Ai） 、
4.1 组合逻辑电路的分析方法
分析过程一般包含4个步骤： 分析过程一般包含4个步骤：
例4.1.1：组合电路如图所示，分析该电路的逻辑功能。 组合电路如图所示，分析该电路的逻辑功能。
第四章 组合逻辑电路的分析与设计
组合逻辑电路的概念： 组合逻辑电路的概念： 电路任一时刻的输出状态只决定于该时刻 各输入状态的组合，而与电路的原状态无关。 各输入状态的组合，而与电路的原状态无关。
组合电路就是由门电路组合而成， 组合电路就是由门电路组合而成 ， 电路中没有记 忆单元，没有反馈通路。 忆单元，没有反馈通路。
= Ai Bi + ( Ai ⊕ Bi )C i- 1
S i = Ai ⊕ Bi ⊕ C i 1
C i = Ai Bi + ( Ai ⊕ Bi )C i- 1
根据逻辑表达式画出全加器的逻辑电路图： 根据逻辑表达式画出全加器的逻辑电路图：
& Ai Bi Ci-1 =1 Si ≥1 =1 Ci
Ai Bi Ci-1 CI ∑ CO Si Ci
4.3.3 译码器

数字电路与逻辑设计第四章组合逻辑电路

数字电路与逻辑设计第四章组合逻辑电路
述问题的逻辑表达式。
第四章 组合逻辑电路
设计的一般过程：
●建立给定问题的逻辑描述 ●求出逻辑函数的最简表达式 ●选择器件并对表达式变换 ● 画出逻辑电路图
弄清楚变量及函数，得 到描述给定问题的逻辑 表达式。求逻辑表达式 有两种常用方法，即真
值表法和分析法。
求出描述设计问题的 最简表达式，使逻辑电路 中包含的逻辑门最少且连 线最少。
令： 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成；
逻辑函数 F---- 表示表决结果。F取值为0表示被否定，F 取值为1表示通过。
按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1， 其他情况下函数F的值为0。
注意：在化简这类逻辑函数时，利无关项用随意性往往 可以使逻辑函数得到更好地简化，从而使设计的电路达到更 简！
第四章 组合逻辑电路
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位 十进制数是否为合数。
解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
目的：了解给定逻辑电路的功能，评价设计方案的优劣， 吸取优秀的设计思想、改进和完善不合理方案等。
一般步骤：
第四章 组合逻辑电路
1．写出输出函数表达式 ；
2．输出函数表达式化简；
3．列出输出函数真值表 ；
4．功能评述 。
第四章 组合逻辑电路
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。

第4章 组合逻辑电路

第4章 组合逻辑电路

25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)

脉冲与数字电路第四章 组合电路设计

脉冲与数字电路第四章 组合电路设计

组合电路的逻辑竞争和冒险
<4>静态险象： 输出本不应变化 产生了毛刺； 动态险象： 输出本应变化 另有毛刺
2、险象的判断：
1〉逻辑险象：当P个（1≤P ≤N）输入变量发生变化， 但函数输出最简与或式中不包含由N-P个不变变量组 成的乘积项，就可能发生逻辑冒险。 2〉功能险象：当P个（P>1）输入变量发生变化时， 若变化前后稳定时，输出在变化前后一致，在卡诺图 中由其余不变的N-P个变量组成的乘积项包含的最小 项既有1又有0，就可能发生功能冒险。
（将3位二进制数译8路输出。）
3、译码器
*〉3-8译码器扩展：（将2片3-8扩展为4-16译码器。）
3、译码器
3〉4-16译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
3〉BCD-10译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
4〉其他码变换电路： <1> BCD/7SEG译码器：
F=A+BC
F=A(B+C)F=A⊕B ⊕C第四章 组合逻辑电路
例2：多重关联的组合电路
F=AC+B
F1=(AB+C) ⊕D
F2=AB +C
X: 表示受影响的 两端短接 A=1, B和C短接 A=0, B和C短接
更多的例子：P123
2、编码器
功能：将十进制输入变成二进制或BCD码输出。
1〉4-2线编码器：（将0-3编码为2位二进制数）
<1> 逻辑险象：由于不同门
电路传输延迟不同，使得同一 信号的变化到达输出时间不一 致而引起的输出尖峰。 功能险象：多个输入信 号变化快慢不一致，引起的输 出尖峰。

(完整版)组合逻辑电路

(完整版)组合逻辑电路
（第4章-15）
3. 选用小规模SSI器件 4. 化简 Z R' A'G'RA RG AG
5. 画出逻辑图
Z RAG.RA.RG.AG
用与或门实现
用与非门实现
（第4章-16）
多输出组合逻辑电路的设计
多输出组合逻辑电路是指具有两个或两个以上的输出逻 辑变量的组合逻辑电路。
例2： 设计一个故障指示电路，具体要求为： （1）两台电动机同时工作时，绿灯亮； （2）一台电动机发生故障时，黄灯亮； （3）两台电动机同时发生故障时，红灯亮。
（第4章-17）
解：1. 设定A、B分别表示两台电动机这两个逻辑变量，F绿、 F黄、F红分别表示绿灯、黄灯、红灯；且用0表示电动机正常
工作，1表示电动机发生故障；1表灯亮，0表示灯灭 2.建立真值表: 按设计要求可得下表所列的真值表
A
B
F绿
F黄
F红
0
0
1
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
F绿 A B
第四章 组合逻辑电路
§ 4.1 概述 § 4.2 组合逻辑电路的分析方法和设计方法 § 4.3 若干常用的组合逻辑电路 § 4.4 组合逻辑电路中的竞争-冒险现象
（第4章-1）
第四章 组合逻辑电路
本章要求： 1.熟练掌握组合逻辑电路的分析方法和设计方法； 2.掌握标准化的中规模集成器件的逻辑功能、使
F黄 AB AB A B
逻辑电路图
F绿 A B
F红 AB
（第4章-20）
4.3 若干常用组合逻辑电路 4.3.1 编码器 • 编码：将输入的每个高/低电平信号变成一

第四章组合逻辑电路习题

第四章组合逻辑电路习题

第四章组合逻辑电路一、填空题1、根据逻辑功能的不同特点，可将数字电路分成两大类：一类称为组合逻辑电路，另一类称为电路。

2、分析组合逻辑电路时，一般根据图写出逻辑函数表达式。

3、用门电路设计组合逻辑电路时，通常根据设计要求列出，再写出输出逻辑函数表达式。

4、组合逻辑电路的特点是输出状态只与，与电路原来的状态，其基本单元电路是。

5、译码器按功能的不同分为三种，，。

6、是编码的逆过程。

7、数据选择器是在的作用下，从中选择作为输出的组合逻辑电路。

8、2n选1数据选择器有位地址码。

9、8选1数据选择器在所有输入数据都为1时，其输出标准与-或表达式共有个最小项。

如所有输入数据都为0时，则输出为。

10、全加器有3个输入端，它们分别为，，和；输出端有2个，分别为、。

11、半导体数码显示器的内部接法有两种形式：共接法和共接法。

12、BCD-七段译码器/驱动器输出高电平有效时，用来驱动极数码管；如输出低电平有效时，用来驱动极数码管。

13、数据选择器只能用来实现输出逻辑函数，而二进制译码器不但可用来实现输出逻辑函数，而且还可用来实现输出逻辑函数。

14、在组合逻辑电路中，消除竞争冒险现象的主要方法有，，，。

二、判断题（）1、模拟量是连续的，数字量是离散的，所以模拟电路的精度要高于数字电路。

（）2、数据选择器是将一个输入数据分配到多个指定输出端的电路。

（）3、数值比较器是用于比较两组二进制数大小或相等的电路。

（）4、优先编码器只对多个输入编码信号中优先权最高的信号进行编码。

（）5、加法器是用于对两组二进制数进行比较的电路。

（）6、具有记忆功能的电路不是组合逻辑电路。

（）7、译码器的作用就是将输入的二进制代码译成特定的信号输出。

（）8、全加器只用于对两个一位二进制数相加。

（）9、数据选择器根据地址码的不同从多路输入数据中选择其中一路输出。

（）10、在任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑电路，称为组合逻辑电路。

数字电子技术_第四章课后习题答案_(江晓安等编)

数字电子技术_第四章课后习题答案_(江晓安等编)

第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。

2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。

同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。

因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。

4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。

A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。

(2) 用与或门实现，电路图如图(b)所示。

6. 解因为一天24小时，所以需要5个变量。

P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。

真值表如表所示。

利用卡诺图化简如图(a)所示。

化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。

第四章 组合逻辑电路数据选择器

第四章 组合逻辑电路数据选择器

4.4.4 加法器
逻辑图形符号如图4.4.30所示。
A3 A2 A1 A0 B3 B2 B1 B0 CI
其中：A3~A0为一个四位二进制 数的输入；B3~B0为另一个二进 制数的输入；CI为最低位的进 位；CO是最高位的进位；S3~S0 为各位相加后的和。 超前进位加法器提高了运 算速度，但同时增加了电路的 复杂性，而且位数越多，电路 就越复杂。
CO
74LS283
S3 S2 S1 S0
图4.3.30 超前进位加法器 74LS238的逻辑符号
4.4.5 数值比较器
一 、1位数值比较器 设有一位二进制数A和B比较有三种可能结果
A B( A 1, B 0)则AB 1,Y( A B ) AB A B( A 0, B 1)则AB 1,Y( A B ) AB A B( A, B同为0或1),Y( A B ) ( A B)
4.4.4 加法器
一、1位加法器 1.半加器 半加器是只考虑两个1位二进制数相加，不 考虑低位的进位。 其真值表为 输出端的逻辑式为
S AB AB A B CO AB
4.4.4 加法器
其逻辑电路及逻辑符号如图4.3.26所示 S AB AB A B
CO AB
4.4.3 数据选择器
其中对于一个数据选择器：
D10 ~ D13 : 数据输入端 A1、A0 : 选通地址输入端
Y1：输出端
S1 : 附加控制端
0, S1 1时， 当S1 Y1＝D10 A1 A0 D11 A1 A0 D12 A1 A0 D13 A1 A0
4.4.3 数据选择器
和为：
Si Ai Bi (CI )i

《数字电子技术基础》复习指导（第四章）

《数字电子技术基础》复习指导（第四章）

《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。

电路结构特点：只有门电路，不含存储（记忆）单元。

2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。

优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。

3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。

显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。

5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。

全加器：带低位进位的两个 1 位⼆进制数相加的电路。

超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。

6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。

7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。

竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。

消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。

2.由函数式列出真值表；3.根据真值表说明电路功能。

(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。

逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。

(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。

3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。

4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。

数字电路第四章组合逻辑电路

数字电路第四章组合逻辑电路

的功能逐级推导出输出端的逻辑函数表达式。
2、根据输出函数表达式列出真值表。 3、用文字概括出电路的逻辑功能。 二、分析举例： 1、分析图端的逻辑函数表达式：
P1 AB
P2 BC
P3 AC
A B C F 0
F P1 P2 P3 AB BC AC AB BC AC
Cn 1 Cn 1 Bn Cn A n Cn A n Bn
2)、用异或门实现Dn：
An Bn C n An Bn C n An Bn C n
3)、用与非门实现 Cn+1：
Dn An Bn C n An Bn C n An BnC n An BnC n
第四章
教学要求：
组合逻辑电路
1、熟练掌握基于门电路的组合逻辑电路的分析和设计方法，以及 编码器、译码器、数据选择器、加法器、数码比较器等常用组合 逻辑部件的功能、原理和主要用途。
2、根据给定的门电路（SSI）组件或MSI组件，设计其它功能的组
合逻辑电路。
前
言
1、 组合逻辑网络的特点：
组合逻辑网络的特点是，任何一个时刻的稳定输 出，只取决于该时刻的输入，而与网络以前时刻的输 入无关。 2、电路结构：
2、二—十进制(BCD)
将十进制数（ 0 － 9） 10 个信号编成二进制代码的 电路叫做二 —十进制编码器。它的输入是代表 0～9这10 个数符的状态信号，输出是相应的 BCD 码。其特点是任 何时刻只允许输入一个有效信号。
A、 8421 BCD
码编码表：
B、编码器的各输出表达式：
D Y8 Y9 Y8 Y9 C Y4 Y5 Y6 Y7 Y 4 Y 5 Y 6 Y 7 BC、 8421BCD Y2 码编码器电路图： Y3 Y6 Y7 Y 2 Y3 Y 6 Y 7 A Y1 Y3 Y5 Y7 Y9 Y1 Y 3 Y 5 Y 7 Y9

第4章 组合逻辑电路习题解答

第4章 组合逻辑电路习题解答

习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。

习题4.1图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能4.2分析图所示电路，写出输出函数F 。

习题4.2图 解：[]B A B BB A F ⊕=⊕⊕⊕=)(4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．图解：B A B A B A AB B AB A AB B AB A F ⊕=∙=∙∙∙=∙∙∙=4.4由与非门构成的某表决电路如图所示。

其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。

（1） 试分析电路，说明决议通过的情况有几种。

（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。

解：（1）ABD BC CD ABD BC CD L ++=∙∙=L B A=1=1=1FFB A（2）(3)根据真值表可知，四个人当中C 的权利最大。

4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。

习题4.5图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕∙⊕= (2)(3)当S 1S 0=00和S 1S 0=11时，该电路实现两输入或门，当S 1S 0=01时，该电路实现两输入或非门，当S 1S 0=10时，该电路实现两输入与非门。

4.6习题4.6图10解：（1）ABC C B A F )(++= (2)电路逻辑功能为：“判输入ABC 是否相同”电路。

4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。

习题4.7图 解：（1）根据波形图得到真值表：(2)由真值表得到逻辑表达式为 C AB BC A C B A F ++=4.8、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。

数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件

数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件

-
54
设计实例2：用2N选一数据选择器实现 N+1个变量的逻辑函数。
设计思想： ①将N个变量接数据选择器的选择输入端（即地址端） ②余下的一个变量作为数据选择器的数据输入端。
-
55
例：用74153实现三变量函数。
F (A ,B ,C ) m (1 ,3 ,5 ,6 )
解一：设B接A1，C接A0。
A
' 0
)
m2
'
...
Y7 ' ( A2 A1A0 ) m 7 '
-
45
-
46
-
47
三、用译码器构成函数发生器P186
例1：
请写出Y的逻辑函数式
Y(Y3'Y4'Y5')' Y3Y4 Y5
m3 m4 m5
m(3, 4,5)
Y A 'B C A B 'C ' A B 'C
-
48
例2：用74138构成下 列函数发生器：
F A 'B 'C A 'B C A B 'C A B C ' 0 B 'C ' ( A ' A ) B 'C A B C ' A 'B C
0 m 0 1 m 1 A m 2 A 'm 3
D 0 m 0 D 1 m 1 D 2 m 2 D 3 m 3
-
56
解二：设A接A1，B接A0。
4）画逻辑图（略）
-
31
三、优先编码器 8线-3线优先编码器
74HC148
-
1、功能表
输入：I 0 ~ I 7 ,共8个输入端

第四章 组合逻辑电路

第四章 组合逻辑电路

填空题：1、常用的组合逻辑电路模块有：、、、2、加法器可分为和。

3、组合逻辑电路由各种组成；而时序逻辑电路主要由组成，且是必不可少，它主要由组成。

4、数字电路按照是否有记忆功能通常可分为两类：、。

5、半导体数码显示器的内部接法有两种形式：共接法和共接法。

6、任意两个最小项之和为。

7、对于逻辑函数BC+=，为了化简，利用逻辑代数的基本定理，可表示为CF+ABAF+AB=，但这可能引起型险象。

AC8、在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每组代码特定的含义，这个过程叫做。

9、实现编码操作的电路成为编码器，一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端可输入0，个输入端输入1。

10、一般编码器有n个输入端，m个输出端，若输入高电平有效，则在任意时刻，有个输入端可输入0，个输入端输入1。

11、一个有n个输入端和m个输出端的普通编码器，若任意时刻只允许一个输入端输入0，则该编码器输入有效电平为电平。

12、一个有n个输入端和m个输出端的普通编码器，若任意时刻只允许一个输入端输入1，则该编码器输入有效电平为电平。

13、译码的逆过程是。

14、编码是的逆过程。

15、译码器有多个输入端和多个输出端，每输入一组二进制代码，只有个输出端有效。

16、译码器有n个输入端，则其最多可以有个输出端。

17、74LS148是一个典型的优先编码器，该电路有个输入端和个输出端。

18、使用共阴极接法的LED数码管时，“共”端应接，a-g应接输出有效的显示译码器。

19、使用共阳极接法的LED数码管时，“共”端应接，a-g应接输出有效的显示译码器。

20、组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由 决定（a 、该时刻电路输入信号；b 、信号输入前电路原状态），与 无关（a 、该时刻电路输入信号；b 、信号输入前电路原状态），属于 （a 、有；b 、非）记忆逻辑电路。

21、逻辑表达式))((C A B A Z ++=可能会产生 型险象。

第四章 组合逻辑电路1

第四章 组合逻辑电路1
列真值表： （2）列真值表：
A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 L 0 0 0 1 0 1 1 1
A B C
& & &
P1 =AB
≥1 L
P2 =BC P3 =AC
（3）分析逻辑功能 ： ） 当 A、 B、 C三个变量两个 、 、 三个变量两个 以上输入为“ ” 以上输入为“1”时，输出 为 “ 1”， 所以这个电路称 ， 多数表决电路” 为“多数表决电路”。
与或式
C =ABC−1 +ABC−1 +ABC−1 +ABC−1 i i i i i i i i i i i i i
全加器（ 全加器（Full Adder） ） 卡诺图 Si BC A 00 01 11 10 1 1 0 1 1 1 Ci BC A 00 01 11 10 1 0 1 1 1 1
最简与或式
• Tips 逻辑函数可用逻辑表达式、真值表、逻辑图、 逻辑函数可用逻辑表达式、真值表、逻辑图、卡诺 逻辑表达式
图和波形图5种方式表示，它们各具特点，但本质相通， 图和波形图 5 种方式表示， 它们各具特点 ， 但本质相通， 可 以互相转换。 以互相转换。
哪种表达方式是唯一的？ 哪种表达方式是唯一的？
真值表
A B C 0 1 0 1 0 1 0 1
L 0 1 1 1 1 1 1 0
4.1.2 组合逻辑电路的设计
组合电路的设计方法【步骤】 组合电路的设计方法【步骤】
实际逻辑问题
什么是电路设计
根据实际要求设计出 电路来完成实际要求 所提出的任务。 所提出的任务。
真值表
组合逻辑电路的设计，通常以电 组合逻辑电路的设计，通常以电

组合逻辑电路宣讲

组合逻辑电路宣讲

E3 E2 E1 E0 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 ×××× ×××× ×××× ×××× ×××× ××××
根据两种BCD码旳 编码关系，列出真 值表。因为8421 BCD码不会出现 1010~1111这六种 状态， 所以把它视 为无关项。
第4章 组合逻辑电路
4.1 组合逻辑电路旳分析 4.2 组合逻辑电路旳设计 4.3 组合逻辑电路中旳竞争与冒险 4.4 经典旳组合逻辑集成电路 4.5 组合可编程逻辑器件
第4章 组合逻辑电路
基本单元电路—门电路 基本数学工具—逻辑代数
组合逻辑电路（组合电路） 数字电路
时序逻辑电路（时序电路）
第4章 组合逻辑电路
输出恒为 0，但当变量A由低电平变为高电平时，将产生一 宽度为tpd旳正脉冲。
A
B
≥1
1
4
门1
A
2
≥1 F 门2
3
≥1
门3
C 门4
tpd tpd
2tpd tpd
第4章 组合逻辑电路
4.3.2 竞争冒险旳鉴别 ① 代数法。当函数体现式在一定条件下能够简化成 F=X+X， 或F=X·X旳形式时，X旳变化可能引起冒 险现象。
Y=AC+BC+AB
（4）画逻辑图：
A
=1
B
=1
X
C
＆
＆
≥1
Y
＆
第4章 组合逻辑电路
【例4-5】用门电路设计一种将8421 BCD码转换为余3 码旳变换电路。
解： ① 分析题意， 拟定输入、输出变量。 该电路输入为8421 BCD码，输出为余3码，所以它是 一种四输入、四输出旳码制变换电路。

数字逻辑 第四章 组合逻辑电路

数字逻辑 第四章 组合逻辑电路
1
1
设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
A B 0 1 0 1 Y 0 1 1 0
真值表
0 0 1 1
第四章 组合逻辑电路
2
2
逻辑表达式 或卡诺图
化 简 3
Y A B AB
用与非 门实现
A
已为最简与 或表达式
例2
逻辑图
第四章 组合逻辑电路
A B C 1
≥1
Y1 ≥1 Y3 1 Y
≥1 Y2
Y A B C 1
逻辑表 Y A B 2 达式
Y Y Y Y2 B A B C A B B 3 1
Y Y1 2 B Y 3
最简与或 表达式
Y ABC AB B AB B A B
例 5 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
因为按照余3码的编码规则，ABCD的取值组合不允许为 0000、0001、0010、1101、1110、1111，故该问题为包含无关 条件的逻辑问题，与上述6种取值组合对应的最小项为无关项， 即在这些取值组合下输出函数F的值可以随意指定为1或者为0， 通常记为“d”。
Y A B AB
& & & &
Y
最简与或 表达式
4
B
逻辑变换
5
用异或 门实现
A
Y A B
=1
Y
逻辑电路图
B
第四章 组合逻辑电路

数字电子技术 第4章 组合逻辑电路

数字电子技术 第4章 组合逻辑电路

图 4.3.8 7448逻辑符号图
数字电子技术
/// 16 ///
图4.3.9 7448驱动BS201A数码管的工作电路 图4.3.10 有灭零控制的8位数码显示系统
数字电子技术
/// 17 ///
3．译码器的应用 由于译码器的输出为最小项取反，而逻辑函数可以写成最小项之和的形式，故可以利用附加的 门电路和译码器实现逻辑函数。
组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
数字电子技术
/// 4 ///
4.1.2 组合逻辑电路的分析
根据逻辑功能的不同特点，可以把数字电路分成两大类，分别是： （1）是组合逻辑电路（简称组合电路） （2）是时序逻辑电路（简称时序电路） 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
图4.5.6 数值比较器逻辑电路图
4.2.3 优先编码器
识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。 在优先编码器电路中，允许同时输入两个以上编码信号。 在设计优先编码器时已将所有的输入信号按优先顺序排了队，当几个编码信号同时出现时，只 对其中优先权最高的一个进行编码。
1．设计优先编码器线（4线-2 线优先编码器）
图4.1.3 组合逻辑电路设计步骤
数字电子技术
/// 6 ///
4.1.4 组合逻辑电路的竞争和冒险
同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到 达门输入端的时间会有先有后，这种现象称为竞争。
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。
图4.1.6 两种冒险波形图
数字电子技术
/// 7 ///
4.2 编码器
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
尽量简单）
4.3.4 加法器 举例：A=1101, B=1001, 计算A+B
1101
1001 +
10
0
1
10
1
10
加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。
（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。
（4）任何位相加都产生两个结果：本位和、向高位的进位。
1. 逻辑抽象。
2.ቤተ መጻሕፍቲ ባይዱ
三个按键A、B、C作为输入变量，按下时为“1”，不按时为“0”。输出量为 Y，多数赞成时是“1”，
否则是“0”。
2.根据题意列出真值表。
真值表
A
B
C
Y
0
0
0
0
0
0
1
0
0
1
0
0
m3
0
1
1
1
1
0
0
0
m5
1
0
1
1
m6
1
1
0
1
m7
1
1
1
1
Ym 3m 5m 6m 7
3.画出卡诺图：
用卡诺图化简
0
X
X
X
X
1
1
1
1
1
1
1
1
X
1
X
X
X
1
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
0
1
0
0
0
1
1
1
1
1
1
1
0
1
1
0
0
1
0
1
1
1
1
1
0
1
1
1
0
0
1
1
1
1
1
1
0
1
1
1
1
0
1
0
0
1
1
1
0
1
1
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
1
0
1
1
0
1
0
1
1
1
1
1
1
1
0
1
1
1
0
1
1
1
1
1
1
1
二、译码器的应用
1. 地址译码
在计算机与外部设备打交道时，常用二进制译码器做地址译码，把地址信号A…… 送到译码器的输入，译码器的输出Y……接相应的地址外设的使能端，则对应于地 址信号的一组代码、可选中且仅选中一个地址外设。
例：利用译码器分时将采样数据送入计算机。 总 线
三态门
E A
三态门
EB 三态门
E C 三态门
E D
A
B
C
D
Y 0 Y1 Y 2
Y 3
2-4线译码器
A0
A1
S
工作原理：（以A0A1=00为例）
总 线
数 据
三态门
E A
三态门
脱离总线
EB 三态门
E C 三态门
E D
全为1
A
B
C
D
0 Y 0 Y1 Y 2
片选输入端
输出端，低电平有效
3—8译码器 ----74HC138
附加 控制端
输入端
Y0 (SA2 A1 A0 ) (S m0 ) Y1 (SA2 A1 A0 ) (S m1) ••••••
Y7
(SA2
A A ) 输出端低电平 1 0有效
(S
m7
)
A
1
Y
因此，在使用时应注意 ：
S1 1，(S2 ) 0，(S3 ) 0
A
1 Y
SS1•(S2 )•(S3 ) S1•(S2 S3 )
Y 0 ( S A 2 A 1 A 0 ) (S 1 ( • ( S 2 S 3 ) ) A 2 A 1 A 0 )
仿真
74HC138逻辑功能表
输
入
输
出
S1 S2 S3 A2 A1 A0 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0
Y Y YYY Y YY 0 1 23 4 5 67 74HC138
AAA 210
SS S 12 3
ABC
1
n-2n 线译码器，包含了n变量所有的最小项。加上必要的门电路，可以组成任何形 式的输入变量小于或等于n的组合逻辑函数。
步骤： 1、首先将逻辑函数表示成最小项和的形式。 2、将逻辑函数转换成3-8译码器的输出 信号的形式。
一、1位加法器 半加器：相加过程中，仅考虑被加数、加数。
S A B A B A B
COAB
A---被加数；B---加数； S---本位和；C---进位。
真值表
A
B
0
0
0
1
1
0
1
1
S
C
0
0
1
0
1
0
0
1
全加器：
相加过程中，既考虑加数、被加数又考虑低位的进位位。
∑
CO
1
A---被加数；B---加数；CI---低位的进位；S---本位和；CO---向高位的进位。
S
A B CI
CO
∑
S
CO CO
电路
（b）逻辑符号
全加器的真值表
A
B
CI
S
CO
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
二、1位全减器 举例：A=1101, B=0011, 计算A-B
00 1
0
1101
0011 -
1
0
10
全减器的真值表
A
B
BI
0
0
0
0
0
1
其逻辑功能为半加器
奇偶校验电路（器）
【例3】分析下图的逻辑功能。
(AB)
A
(A ( )B (AB))
(AB) B
Y(A ()(B A B ))
(A ( ) ) B (A ( B ) ) A A B B
二、组合逻辑电路的设计方法
任务要求
最简单的逻辑电路
设计步骤： 1. 指定实际问题的逻辑含义(逻辑抽象)，列出真值表。
BC
00
01
11
10
BC
A
00 0 1 0
10 1 1 1
AB
AC
YA B B C CA
4.根据逻辑表达式画出逻辑图。
YA B B C CA
若用与非门实现
YA B B C CA (A ( B B C C)A )' '(A ()• B ('B)• C ('C))A ''
EWB 仿真
【例2】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制等的由亮到灭或由灭 到亮。
全减器的真值表
A
B
BI
D
BO
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
【练习】 试用3—8译码器实现函数：
YAC BC AC
Y A B C A B C A B C A B A C C B
Y ＝ m 0 m 2 m 5 m 6 m 7 M1•M3•M4 m1 • m3 • m 4 Y1 • Y3 • Y4
解：用A、B、C分别表示三个开关，用“0”表示“关”，用“1”表示“开” 、Y 用“0”表示“灭”，用“1”表示“亮” 。
表示灯，
A
B
C
Y
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
用卡诺图化简
BC
00
01
11
10
A
0
0
1
0
1
1
1
0
1
0
Y A B C A B C A B C AB
&
Y Y YY Y Y YY 0 1 23 4 5 67
74HC138
AAA 210
SS
S
12
3
ABC
1
【练习1】 试用3—8译码器和必要的门实现函数：
F1 ACABCABC F2 ABCBCABC