当前位置：文档之家 › 第六章_51存储器和IO的扩展

第六章_51存储器和IO的扩展

  • 格式：ppt
  • 大小：1.31 MB
  • 文档页数：55

下载文档原格式

  / 55

合集下载

51单片机总线扩展 io口扩展

51单片机总线扩展 io口扩展

（1）程序存储器地址空间 在一般情况下，在51单片机程序存储器的64KB地址 空间中，最低的4KB（0000H-0FFFH0)对于片内ROM和片外 ROM是公共的，而1000H——FFFFH的地址空间是片外ROM 专用。CPU专门提供一个控制信号/EA来区分片内片外ROM： 当/EA接高电平时，单片机从片内ROM的4KB地址空间取指 令，当地址超过0FFFH后，自动转向片外ROM取指令；当 /EA为低电平时，CPU只从片外ROM取指令。 （2）数据存储器地址空间 片内数据存储器地址是00H——FFH，片外数据存储器 地址范围是0000H ——FFFFH。 特别需要注意：64KB数据存储器RAM的地址空间和 64KB程序ＲＯＭ的地址空间是重叠的，51单片机是通过不 同的信号还选通ＲＡＭ和ＲＯＭ：当由片外ＲＡＭ读写数 据时，用读写信号/RD或者/WR来选通；当由片外ROM取 指令时，则采用选通信号/PSEN。
（2） 最后51单片机内部安排了21个特殊功能 寄存器，这里只列出P0、P1、P2、P3（带有”*” 表示寄存器是可以位寻址，这为51单片机的外部 存储器扩展带来了极大的方便）。
2：单片机的I/O口 51单片机有4个并行I/O 口，分别命名为P0、P1、P2、 P3，它们是特殊寄存器中的4个，每个I/O口即可以作输入， 也可以作输出。 下面分别按照功能介绍。
Flash简介
Flash介绍：
flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦 写和再编程。 Intel于1988年首先开发出NOR Flash 技术，紧接着，1989年，东芝 公司发表了NAND Flash 结构。 NOR Flash 的特点是芯片内执行，这样应用程序可以直接在Flash闪 存内运行，不必再把代码读到系统RAM中。NOR 的传输效率很高，在 1~4MB的小容量时具有很高的成本效益。NAND的结构能提供极高的 单元密度，可以达到高存储密度。应用NAND的困难在于Flash的管理 和需要特殊的系统接口。通常NOR的速度比NAND稍快一些，而NAND 的写入速度比NOR快很多。闪存只是用来存储少量的代码，这时NOR 闪存更适合一些；而NAND则是高数据存储密度的理想解决方案。 NOR/ NAND Flash 比较 • 1 NOR的读速度比NAND稍快一些。 • 2 NAND的写入速度比NOR快很多。 • 3 NAND擦除速度远比NOR快。 • 4 NOR Flash上数据线和地址线是分开的；NAND Flash上数据线和地址 线是共用的 （所以单片机可以对NOR Flash扩展）。

MCS51单片机总线系统与IO口扩展

MCS51单片机总线系统与IO口扩展

6.2.2 单片机总线扩展的编址技术
OE
LE
Dn
Qn
L
H
H
H
L
H
L
L
L
L
L
Qn-1
L
L
H
Qn-1
H
×
×
Z
地址锁存器74LS373
CLR D0-D7Q0-Q7 4 6 2 6 74LS24474LS273 E 0123456789E GG 12Q0-Q7CLKD0-D7AAAAAAAAAAA10A11A12I/O0I/O1I/O2I/O3I/O4I/O5I/O6I/O7OWCE1CE2 56? UUU P0.0-P0.7P0.0-P0.7 +5V 11 01234567 E >> QQQQQQQQ O 01234567 E DDDDDDDDL 2 U74LS373 012 YYY ABC 3 U74LS138 R AD E R P20P07P21P06P22P05P23P04P24P03P25P02P26P01P27P00 W ALE 89C51 1 U
MOV
DPTR,#0FEFFH ;确定扩展芯片地址
MOVX
A,@DPTR
;将扩展输入口内容读入累加器A
当与74LS244相连的按键都没有按下时，输入全为1，若按下某键，则所在线 输入为0。
6.2.1 单片机I/O口扩展
输出控制信号由P2.0和相“或”后形成。当二者都为0后，74LS273的控制端 有效，选通74LS273， P0上的数据锁存到74LS273的输出端，控制发光二极管 LED ， 芯 片 地 址 与 74LS244 的 选 通 地 址 相 同 （ 都 是 ×××× ×××0 ×××× ××××B，通常取为FEFFH）。当某线输出为0时，相应的LED发 光。

单片机第6章 MCS-51系列单片机的扩展技术课件

单片机第6章 MCS-51系列单片机的扩展技术课件
31
74LS273和74LS244的工作受AT89C51的P2.0、RD、WR三条控制线控 制。电路的工作原理如下:
当P2.0=0,WR=0(RD=１)选中写74LS273， AT89C51通过P0口输出数 据到74LS273，；
当P2.0=0,RD=0(WR=1)时选中读74LS244, 某开关按下时则对应位输 入为“0”。
7
2.外部程序存储器的连接方法 三总线分别连接
8
3.外部程序存储器的扩展
（1）常见的EPROM存储器及扩展电路 单片机外部扩展常用程序存储器芯片为EPROM，其掉电后信
息不会丢失，且只有在紫外线的照射下，存储器的单元信息才可 擦除。
用作扩展的EPROM主要是27系列，如2716、2732、2764、 27128、7256等，其中高位数字27表示该芯片是EPROM，低位数字 表明存储容量，如2716表示16K个存储位，亦即字节容量为2K的 EPROM。
3
(1) 地址总线A0～A15 地址总线的高8位是由P2口提供的，低8位是由P0口提供的。 在访问外部存储器时，由地址锁存信号ALE的下降沿把P0口的低8
位以及P2口的高8位锁存至地址锁存器中，从而构成系统的16位地址 总线。 (2) 数据总线D0～D7
数据总线是由P0口提供的，因为P0口线既用作地址线，又用作数 据线(分时使用)，因此，需要加一个8位锁存器。
单片机一直处于不断的取指令码－执行－取指令码－执行的工 作过程中，在取指令码时和执行MOVC指令时PSEN会变为有效，和其 它信号配合完成从程序存储器读取数据。
6
【例】74LS273输出端接8个LED发光二极管，以显示8个按钮开关 状态，某位低电平时二极管发光。74LS244扩展输入口，接8个按 钮开关。

第6章 MCS-51单片机系统扩展技术

第6章 MCS-51单片机系统扩展技术

6.3 数据存储器扩展
6.3.1 静态RAM扩展电路
6.3.2 动态RAM扩展电路
返回本章首页
6.3.1 静态RAM扩展电路
常用的静态RAM芯片有6116，6264，62256等，其 管脚配置如图6-13所示。
1．6264静态RAM扩展 额定功耗200mW，典型存取时间200ns，28脚双列直插 式封装。表6-1给出了6264的操作方式，图6-14为6264静 态RAM扩展电路。
图 6 9
A EEPROM
28 17
扩 展 电 路
写入数据
不是指令
查询 中断 延时
2．2864A EEPROM 扩展
2864A有四种工作方式： （1）维持方式 （2）写入方式 （3）读出方式 （4）数据查询方式
图 6 12
28 64
返回本节
A EEPROM
扩 展 电 路
串行E2PROM简介 串行E2PROM占用引线少、接线简单，适用于作为数据存储 器且保存信息量不大的场合。 以AT93C46／56／57／66为例，它是三线串行接口E2PROM， 能提供128×8、256×8、512×8或64×16、128×16、256×16 位，具有高可靠性、能重复擦写100，000次、保存数据100年 不丢失的特点，采用8脚封装。
第6章 MCS-51单片机系统扩展技术
6.1 MCS-51单片机系统扩展的基本概念
6.2 程序存储器扩展技术
6.3 数据存储器扩展 6.4 输入/输出口扩展技术
T0 T1
时钟电路
ROM
RAM
定时计数器
CPU
并行接口 串行接口 中断系统
P0 P1 P2 P3
TXD RXD
INT0 INT1

第3讲 存储器扩展及简单IO扩展---陈裕国

第3讲 存储器扩展及简单IO扩展---陈裕国

(a) 单向驱动器
1G，2G为H时，Y为高阻； 1G，2G为L 时，Y=A
(b) 双向驱动器
G为H时，Y为高阻； G＝L，DIR＝0；B→A G＝L，DIR＝1；A→B
接下页
②总线驱动器的接口（与MCU的连接）
(a) P2 口的驱动;
(b) P0 口的驱动
返回
2
单片机外部存储器的扩展
• MCS－51系列单片机数据存储器和程序存储器的地址 空间是相互独立的（哈佛结构）。 • MCS－51系列单片机具有64K的程序存储器寻址空间 和64K的片外数据存储器寻址空间。
存储器的地址分析 由硬件连接图可确定 2716芯片的地址范围： A10～A0从全0开始, 然 后从最低位开始依次加 1, 最后变为全1, 相当于 2^11=2 048个单元地址 依次选通。 地址与单元是多对一 的关系（∵P27～P23未 用，故有地址重叠！）
返回
2)外部数据存储器的扩展
1） 外部数据存储器的扩展方法及时序
线选法使用P2、P0 口的低位地址线对每个芯片内的统 一存储单元进行寻址，称为字选。 所需地址线数由每片的 存储单元数决定（对于8K×8 容量的芯片需要13 根地址线 A12~A0） 然后将余下的高位地址线分别接到个存储芯片的片选 端CS，称为线选。 单片机应用中线选法比较常见。
接下页
2）译码法寻址 译码法寻址就是利用地址译码器对系统的片外高位地址进行译 码, 以其译码输出作为存储器芯片的片选信号, 将地址划分为连续的 地址空间块, 避免了地址的间断。 译码法仍用低位地址线对每片内的存储单元进行寻址, 而高位地 址线经过译码器译码后输出作为各芯片的片选信号。常用的地址译 码器是 3/8 译码器 74LS138。
接下页

单片机教案第6章存储器的扩展

单片机教案第6章存储器的扩展

第六章MCS—51单片机存储器的扩展MCS-51单片机内部有4KB的程序存储器(8031除外)和128B数据存储器。

在实用中往往不够用，必须加以扩展。

而8031没有内部的程序存储器也必须通过扩展才能使用。

在扩展时采用了外部三总线结构：地址总线、数据总线、控制总线。

它们分别传递各自的信息。

一、地址总线（16根）1、P0口传递低8位地址信息(A7～A0)；2、P2口传递高8位地址信息(A15～A8)。

二、数据总线（8根）P0口传递8位数据信息（分时传送）。

三、控制总线（5根）1、程序存储器读控制信号为PSEN；2、数据存储器的读控制信号RD或写控制信号WR；3、地址锁存控制信号为ALE；4、片内/片外选择信号为EA。

4-1 程序存储器的扩展一、外部存储器与单片机的连接原理1、内、外部存储器的地址分配①内部程序存储器的地址为0000H～0FFFH；②当EA=1时：内、外存储器地址相接，内部从0000H～0FFFH，外部从1000H～0FFFFH，内外连成一个整体；③当EA=0时：只有外存储器能使用，其地址从0000H～0FFFFH。

二、外部存储器与单片机的连接框图1、由ALE提供选通信号，控制地址锁存器，使P0口分时传送地址或数据信息。

2、P2口直接与程序存储器的高8位地址相连。

3、PSEN与OE相连，控制程序存储器中8位数据的读操作。

三、外部程序存储器读周期的时序图1、ALE(地址锁存信号)在一个程序存储器读周期内两次有效；2、在ALE第1个下降沿将P0口输出的低8位地址存入地址锁存器；3、同时高8位地址由P2口直接送到程序存储器；4、PSEN(程序存储器读控制信号)在低电平时有效，便将数据读出；5、读出的数据通过P0口送回单片机。

四、常用的地址锁存器74LS373是一个典型的TTL带三态输出的8位地址锁存器。

1、74LS373框图及每个锁存位的原理图74LS373地址锁存器有8个输入端(D8～D1)，8个输出端(Q1～Q8)，1个输入选通端(G)，1个三态控制端(OE)，1个接地端(GND)，1个电源端(CCV)。

第六章mcs-51单片机IO端口(1)

第六章mcs-51单片机IO端口(1)
第六章mcs-51单片机IO端口(1)
准双向口：从图中结构看，引脚上的外部信号既加在三态缓 冲器的输入端上，又加在输出级FET2的漏极上，若此FET2 是导通的（相当于曾输出锁存过数据0），则引脚上的电位始 终被钳位在0电平上（除非外部信号源有极大的负载能力）， 输入数据不可能正确地读入。因此P0口是一个准双向口，即 在输入数据时，应先把口置1，也就是锁存器的~Q为0，这样 使输出级的2个FET都截止，引脚处于悬浮状态，可作高阻抗 输入。这就是所谓的准双向口。
下图为P0口的某位P0.n(n=0~7)结电路和一个输出控 制电路组成。输出驱动电路由一对FET（场效应管）组成，其 工作状态受输出控制电路的控制，后者包括：1个与门、1个反 相器和1个模拟转换开关（MUX）。
读锁存器
内部总线 写锁存器
地址/数据 VCC 控制
第六章 MCS-51的I/0
第六章mcs-51单片机IO端口(1)
单片机I/O口的使用
对单片机的控制，其实就是对I/O口的控制，无论单片机 对外界进行何种控制，或接受外部的控制，都是通过I/O 口进行的。51单片机总共有P0、P1、P2、P3四个8位双 向输入输出端口，每个端口都有锁存器、输出驱动器和输 入缓冲器。4个I/O端口都能作输入输出口用，其中P0和 P2通常用于对外部存储器的访问。
读锁存器
地址/数据 VCC 控制
内部总线 写锁存器
DQ CLK Q
T1
P0.n P0口
T2
引脚
MUX
读引脚
第六章mcs-51单片机IO端口(1)
2、P0作为地址/数据总线
当P0口作为地址/数据总线使用时，可以分为两种情况。一种情况 是从P0输出地址或数据，这时CPU发出的控制信号应为高电平1， 转换开关把反相器输出端与下拉FET接通，同时与门开锁。输出的 地址或数据信号即通过与门去驱动上拉FET，又通过反相器去驱动 下拉FET。另一种情况是从P0输入数据，这时信号仍应从输入缓冲 器进入内部总线。

《单片机技术应用》课件——第六章 单片机并行存储器扩展

《单片机技术应用》课件——第六章 单片机并行存储器扩展
A8
74LS 373
18
17 14 13
8
D7
D6 D5
D4 D3
Q7
Q6 Q5
Q4 Q3
19
16 15
12 9
1 2 3
4 5
A7
A6 A5
A4 A3
7 4
3
D2 D1
D0G
Q2 Q1
OEQ0
6 5
2
6 7
8
A2 A1
A0
2732 4K×8
11 1
GND 17 O7
16 15
14
13 11 10
O6 O5
（2K×8位）、6264（8K×8位）、62256（32K×8位） 等。根据题目容量的要求，我们选用SRAM 6116。 6116的管脚与EPROM 2716管脚兼容，管脚如图所示。
1 A7
VCC 24
2 3
A6 A5
6116
A8 A9
23 22
4
5 6
A4 A3
A2
WE OE
A10
21
20 19
GND 31
EA
P2.3 P2.2
P2.1 P2.0
24
23 22 21
8031
P0.7
P0.6 P0.5
P0.4 P0.3
32
33 34
35 36
P0.2 P0.1
P0.0
37
38 39
ALE 30 PSEN 29
＋5 V
GND
24 12 18
21 VCC GND CE
19 22
23
A11 A10 A9
EPROM 27512 64KB 16根地址线

单片机IO口扩展技术

单片机IO口扩展技术

单片机IO口扩展技术] 0 引言在单片机家族的众多成员中，MCS-51系列单片机以其优越的性能、成熟的技术、高可靠性和高性价比,占领了工业测控和自动化工程应用的主要市场，并成为国内单片机应用领域中的主流机型。

MCS-51单片机的并行口有P0、P1、P2和P3，由于P0口是地址／数据总线口，P2口是高8位地址线，P3口具有第二功能，这样，真正可以作为双向I／O口应用的就只有P1口了。

这在大多数应用中是不够的，因此，大部分MCS-51单片机应用系统设计都不可避免的需要对P0口进行扩展。

由于MCS-51单片机的外部RAM和I／O口是统一编址的，因此，可以把单片机外部64K字节RAM空间的一部分作为扩展外围I／O口的地址空间。

这样，单片机就可以像访问外部RAM存储器单元那样访问外部的P0口接口芯片，以对P0口进行读／写操作。

用于P0口扩展的专用芯片很多。

如8255可编程并行P0口扩展芯片、8155可编程并行P0口扩展芯片等。

本文重点介绍采用具有三态缓冲的74HC244芯片和输出带锁存的74HC377芯片对P0口进行的并行扩展的具体方法。

1 输入接口的扩展MCS-51单片机的数据总线是一种公用总线，不能被独占使用，这就要求接在上面的芯片必须具备“三态”功能，因此扩展输入接口实际上就是要找一个能够用于控制且具备三态输出的芯片。

以便在输入设备被选通时，它能使输入设备的数据线和单片机的数据总线直接接通；而当输入设备没有被选通时，它又能隔离数据源和数据总线(即三态缓冲器为高阻抗状态)。

1.1 74HC2244芯片的功能如果输入的数据可以保持比较长的时间(比如键盘)，简单输入接口扩展通常使用的典型芯片为74HC244，由该芯片可构成三态数据缓冲器。

74HC244芯片的引脚排列如图1所示。

74HC244芯片内部共有两个四位三态缓冲器，使用时可分别以1C和2G作为它们的选通工作信号。

当1 C和2G都为低电平时，输出端Y和输入端A状态相同；当1G和2G都为高电平时，输出呈高阻态。

51单片机外部存储器的扩展

51单片机外部存储器的扩展
即存储器芯片旳选择和存储器芯片内部 存储单元旳选择。
一、地址线旳译码
存储器芯片旳选择有两种措施：线选法和译码法。
1、线选法。所谓线选法，就是直接以系统旳地址线作为 存储器芯片旳片选信号，为此只需把用到旳地址线与存储 器芯片旳片选端直接相连即可。 2、译码法。所谓译码法，就是使用地址译码器对系统旳 片外地址进行译码，以其译码输出作为存储器芯片旳片选 信号。译码法又分为完全译码和部分译码两种。
ALE
8051
LE OE
P0.7
8D 8Q
P0.6
7D 7Q
P0.5
6D 6Q
P0.4
5D 5Q
P0.3
4D 4Q
P0.2
3D 3Q
P0.1
2D 2Q
P0.0
1D 1Q
74HC573 地址总线扩展电路
OE：输出允许端，为0
时芯片有效。
A7
LE：锁存控制端，高电
A6 平时，锁存器旳数据输出端
A5 Q旳状态，与数据输入端D
（1）完全译码。地址译码器使用了全部地址线，地址与存储 单元一一相应，也就是1个存储单元只占用1个唯一旳地址。
（2）部分译码。地址译码器仅使用了部分地址线，地址与存 储单元不是一一相应，而是1个存储单元占用了几种地址。
❖ 二、扩展存储器所需芯片数目旳确定
❖
若所选存储器芯片字长与单片机字长
一致，则只需扩展容量。所需芯片数目按下式
07~00 I0~I7
× 8 ）
扩
锁存器
展
74 HC 573 D0~D7
8位数据
RD
OE
WR
GND WE
图2.2-13 8031与6264的连接

51单片机 存储器的扩展

51单片机 存储器的扩展

P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6
Vcc Vss /CS A7 A6 A5 A4 A3 A2 A1 A0 6116 A8 A9 A10 23 22 19
18
XTAL2
P1.7 P2.0
+5V
+ 10uf
9
RESET/Vpd
P2.1 P2.2 P2.3
8282
EA/Vdd
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
0FFFH
终 止 地 址
与P2口相连
通过地址锁存器与P0口相连
注意：没有接入地址线的引线均为0(程序存储器ROM)
线路图
+5V 40
Vcc
20
Vss P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6
1 2 3 4 5 6 7 8 21 22 23 24 25 26 27 28 39 38 37 36 35 34 33 32
P2.4 P2.5 P2.6
27
28 39 38 37 36 35 34 33 32
STB
/OE
31 10 11 I/O 13 14 15 16 17
11
9
9 10 11 13 14 15 16 17 I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7 /OE 20 /WE 21
1、外部存储器及其地址空间

外部存储器的扩展原因 外部存储器及其地址空间 存储器扩展方法 地址线的设计要求
外部存储器的扩展原因

80C51存储器扩展

80C51存储器扩展

第六章 存储器扩展
6-1 程序存储器的扩展 一、外部存储器与单片机的连接原理 1、内、外部存储器的地址分配 内部程序存储器的地址为0000H 0FFFH； 0000H～ ① 内部程序存储器的地址为0000H～0FFFH； /EA=1时 ② 当/EA=1时： 外存储器地址相接，内部从0000H 0FFFH， 0000H～ 内、外存储器地址相接，内部从0000H～0FFFH， 外部从1000H 0FFFFH，内外连成一个整体； 1000H～ 外部从1000H～0FFFFH，内外连成一个整体； /EA=0时 ③ 当/EA=0时： 只有外存储器能使用，其地址从0000H 0FFFFH。 0000H～ 只有外存储器能使用，其地址从0000H～0FFFFH。
第六章 存储器扩展
第六章 存储器扩展
1.P0口的39～32脚输出的8位信号，并分为两路。 1.P0口的39～32脚输出的8位信号，并分为两路。 口的39 脚输出的 一路作为地址总线送74LS373地址锁存器， 27256提供低 74LS373地址锁存器 提供低8 ① 一路作为地址总线送74LS373地址锁存器，为27256提供低8位地址信 号。 另一路作为数据总线，直接与27256相连接用于8位数据信号的读取。 27256相连接用于 ② 另一路作为数据总线，直接与27256相连接用于8位数据信号的读取。
第六章 存储器扩展
MCS-51单片机内部有4KB的程序存储器(8031除外) MCS-51单片机内部有4KB的程序存储器(8031除外)和 单片机内部有4KB的程序存储器(8031除外 128B数据存储器 在实用中往往不够用，必须加以扩展。 数据存储器。 128B数据存储器。在实用中往往不够用，必须加以扩展。而 8031没有内部的程序存储器也必须通过扩展才能使用 没有内部的程序存储器也必须通过扩展才能使用。 8031没有内部的程序存储器也必须通过扩展才能使用。 在扩展时采用了外部三总线结构：地址总线、 在扩展时采用了外部三总线结构：地址总线、数据总线 控制总线。它们分别传递各自的信息。 、控制总线。它们分别传递各自的信息。 地址总线（16根 一、地址总线（16根） P0口传递低 位地址信息(A7 A0)； 口传递低8 (A7～ P0口传递低8位地址信息(A7～A0)； P2口传递高 位地址信息(A15 A8)。 口传递高8 (A15～ P2口传递高8位地址信息(A15～A8)。 数据总线（ 二、数据总线（8根） P0口传递 位数据信息（分时传送）。 口传递8 P0口传递8位数据信息（分时传送）。 控制总线（ 三、控制总线（5根） 程序存储器读控制信号为/PSEN /PSEN； 1、程序存储器读控制信号为/PSEN； 数据存储器的读控制信/RD或写控制信号/WR /RD或写控制信号/WR； 2、数据存储器的读控制信/RD或写控制信号/WR； 地址锁存控制信号为ALE ALE； 3、地址锁存控制信号为ALE； 4、片内/片外选择信号为/EA。 片内/片外选择信号为/EA。 /EA

第六章MCS-51单片机存储器的扩展

第六章MCS-51单片机存储器的扩展

这些SRAM的引脚功能描述如下： A0~An：地址输入线;对6116，n=10;对6264,n=12;其他的类推。 D0~D7：双向数据线； CE：是片选输入线，低电平有效；6264的CS1为高电平，且CE为 低电平时才选中该芯片。 WE：写允许信号输入线，低电平有效； OE：读选通信号输入线，低电平有效； VCC：工作电源+5V。 GND：电源地。
程 序 存 储 器 E P R O M 的 扩 展
CPU读取的指令有两种情况：一是不访问数据存储器的指令； 二是访问数据存储器的指令。因此，外部程序存储器就有两种操 作时序。
外部程序存储器的操作时序
程 序 存 储 器 E P R O M 的 扩 展
外部程序存储器的操作时序
程 序 存 储 器 E P R O M 的 扩 展
程 序 存 储 器 E P R O M 的 扩 展
3.扩展多片EPROM的扩展电路 与单片EPROM扩展电路相比，多片EPROM的扩展除片选线CE外， 其它均与单片扩展电路相同。图中给出了利用27128扩展64k字节 EPROM程序存储器的方法。片选信号由译码选通法产生。
程 序 存 储 器 E P R O M 的 扩 展
所谓总线，就是连接系统中各扩展部件的一组公共信号线。 按其功能通常把系统总线分为三组：即地址总线、数据总线和控 制总线。
1. 地址总线（Address Bus） 地址总线用于传送单片机送出的地址信号，以便进行存储单 元和I/O端口的选择。地址总线的数目决定着可直接访问的存储 单元的数目。例如n位地址，可产生2n 个连续地址编码，因此可 访问2n个存储单元，即通常所说的寻址范围为2n地址单元。MCS51单片机存储器扩展最多可达64kB，即216地址单元，因此，最多 可需16位地址线。这16根地址线是由P0口和P2口构建的，其中P0
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

例6-1 扩展三片2K存储芯片，试用线选法给出接线图和地址。 分析：显然要11根地址线和3根片选线，分配如下 低位地址线：P0.7~P0.0--A7~A0，P2.2~P2.0--A10~A8， 合成11根地址线； 高位地址线：P2.5、P2.4、P2.3--A13、A12、A11，作3片的片选， 余下： P2.7、P2.6不用，取00 扩展接线结构如图：
编址： P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0 P0.7~P0.0 1号片 0 0 1 1 0 0 0 0 00H 0 0 1 1 0 1 1 1 FFH 2号片 0 0 1 0 1 0 0 0 00H 0 0 1 0 1 1 1 1 FFH 3号片 0 0 0 1 1 0 0 0 00H 0 0 0 1 1 1 1 1 FFH 显然，三片的地址范围是： 1号片 3000H~37FFH 2号片 2800H~2FFFH 3号片 1800H~1FFFH
3
4 5 6 74LS139
14
13 12 11
1Y0
1Y1 1Y2 1Y3
7
8
10
9
C G2A G2B G Y7
GND
74LS138
GND
74LS139
74LS138
138 74LS138真值表
例如：在上例中同样扩展三片2K存储芯片，采用译码法 低位地址线：同前P0口A7~A0，P2口A10~A8，合成作为 11根地址线 ①2/4译码器作为片选
扩展接线结构如图：
编址： P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0 1号片 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 2号片 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 3号片 0 0 0 1 0 0 0 0 0 0 0 1 0 1 1 1 显然，三片的地址范围是： 1号片 0000H~07FFH 2号片 0800H~0FFFH 3号片 1000H~17FFH
第六章
MCS-51存储器和I/O扩展
§6-1 §6-2 存储器扩展 并行I/O口扩展
§6-1 存储器扩展
一、MCS-51总线扩展结构 1、单片机系统结构
2、单片机总线扩展结构
（1） 地址线与存储器容量的关系 A7~A0： 8根地址线， 有 28=256个单元 A9~A0： 10根地址线， 有 210=1KB A10~A0： 11根地址线， 有 211=2K A11~A0： 12根地址线， 有 212=4K A12~A0： 13根地址线， 有 213=8K 等等 （2）16位地址/8位数据的形成 51系列单片机P0口和P2口既是通用I/O口，同时 P0口还是分时复用的双向数据总线和低8位地址总线 （一般需要加一级锁存器），而P2口则是高8位地址总 线。
方式选择控制字：
C端口置1置0控制字：
端口C的数位常常作为控制位来使用，所以，在 设计8255A芯片时，应使端口C中的各位可以用置1置0 控制字来单独设置。其具体格式如下图所示。 注意：C端口置1置0控制字尽管是对端口C进行操 作，但此控制字必须写入控制口，而不是写入C端口。
扩展一片2K容量的RAM，6116
线选法扩展二片2K容量，6116，一片4K容量，2716
2716：0000H~07FFH 6116（1）：0000H~07FFH 6116（2）：0800H~0FFFH
§6-2 并行I/O口扩展 一、用74系列器件扩展并行I/O口 常 用 并 行 I/O 扩 展 芯 片 ， 如 74LS244 、 74LS245 、 273 、 74LS377等 1、74LS273
2、8255A内部结构 8255A内部结构由以下四部分组成： 数据端口A、B、C；A组控制和B组控制；读/写控制逻 辑电路；数据总线缓冲器。结构如图所示
端口A：包括一个 8 位的数据输出锁存/缓冲器和一个 8位的数 据输入锁存器，可作为数据输入或输出端口， 并工作于三种 方式中的任何一种。 端口B： 包括一个 8 位的数据输出锁存/缓冲器和一个 8位的 数据输入缓冲器，可作为数据输入或输出端口， 但不能工作 于方式2。 端口C： 包括一个 8 位的数据输出锁存/缓冲器和一个 8位的 数据输入缓冲器， 可在方式字控制下分为两个4位的端口（C 端口上和下），每个4位端口都有4位的锁存器， 用来配合端 口A与端口B锁存输出控制信号和输入状态信号，不能工作于 方式1或2。 A组和B组控制的作用如下： A组控制逻辑控制端口A及端口C的上半部； B组控制逻辑控制端口B及端口C的下半部。
扩展接线结构如图：
数据线：P0.7~P0.0→2732的D7~D0 控制线：PSEN→2732的OE端，ALE→锁存器74LS373门控端G 2732的地址范围：0000H~0FFFH
2）线选法扩展二片2K容量的EPROM，2716，共4K 地址线：A10~A0，共11根，接8031的P2.2~P2.0，P0.7~P0.0 片选线：利用P2.3，加一个非门，接存储芯片的片选端，既 可完成2片的选择，而P2.7~2.4，取0值 数据线：P0.7~P0.0→分别接2片2732的D7~D0 控制线：PSEN→分别接2片2732的OE端 ALE →锁存器74LS373的门控端G 扩展的接线如下页图所示： 2732的地址范围： 1号片0000H~07FFH 2号片0800H~0FFFH
低8位地址和数据的区分：ALE高电平信号与P0口有 效地址信号同时出现，ALE下降沿时锁存低8位地址， ALE低电平时P0口为数据。 高 8 位 地 址 的 形 成 ： 有 P2 口 送 出 高 8 位 地 址 ， A15~A8，在执行MOVX、MOVC指令时P2口数据作 为地址送出，常用来作为RAM、ROM的片选信号。 （3）地址锁存器---74LS373 （8D三态同相锁存器） ①引脚功能： D7~D0：8位并行数据输入端 Q7~Q0：8位并行数据输出端 G： 为1时D端数据 = Q端数据，为0时Q端数据保持。 OE ：片选端，低电平有效
2、74LS244
3、扩展实例 高位地址组合法，如图所示：
输入：74LS244扩展K0~K7 并 由 P2.0+RD 端 ， 全 0 时 ， 74LS244 选 通 读 入 K0~K7状态。 实现： MOV DPTR，#FEFFH MOVX A，@DPTR ；读入 输出：74LS273扩展LED0~LED7 并由P2.0+WR端，全0时， 74LS273将P0口数据 送出，控制LED0~LED7 实现： MOVX @DPTR，A ；输出
显然，三片的地址范围是： 1号片 0000H~07FFH 2号片 0800H~0FFFH 3号片 1000H~17FFH ②3/8译码器作为片选 高位地址线：P2口A13、A12、A11，作为译码器输入，利用 3/8译码输出端Y0、 Y1、Y2三个信号作为 3片 芯片的片选，实际上可选8片，本例只需3片
3）ROM的组成结构
典型的EPROM芯片有Intel公司的 2716(2K×8)、2732(4K×8)、
2764(8K×8)、27128(16K×8)、 27256(32K×8)、27512(64K×8)等。 2732引脚功能
A0-A11 地址线 选片 输出允许/ 编程电源 数据线
CE
2）6116的引脚结构如下图所示
6116----2K SRAM
6116引脚功能
A0~A10 CE OE WE 地址线 选片 读 写
D0~D7
数据线
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND
6116
Vcc A8 A9 WE OE A10 CE D7 D6 D5 D4 D3
（1）线选法
线选法用低位地址线对片内的存储单元进行寻址，所需的 地址线由片内地址线决定，用余下的高位地址线分别接至芯片 的片选端，以区分各芯片的地址范围。例如要扩展8K容量的外 RAM，地址线和片选如下： 地址线：log2(8K)＝log2（213）＝13条(A12～A0) 片选线：余下的A15～A13分别接至芯片的片选端。A15～A13轮流 出现低电平，可保证一次只选一片。 用线选法扩展存储器的缺点 ① 各芯片间地址不连续。而习惯上使用连续地址,如24K范围 地址从0000H到5FFFH。 ② 有相当数量的地址不能使用,否则造成片选混乱。
扩展的接线如下页图所示：
2、 扩展外RAM 1）扩展一片2K容量的RAM，6116 地址线：A10~A0，共11根，接8031的P2.2~P2.0，P0.7~P0.0 片选线：P2.7~P2.3，不用，取0值，因为只扩展1片，6116片 选端直接接地，常选中 数据线：P0.7~P0.0→6116的D7~D0 控制线： WR→6116的WE端 RD→6116的OE端 ALE →锁存器74LS373的门控端G 6116的地址范围：0000H~07FFH 2）线选法扩展二片2K容量的RAM，6116，一片4K容量的 ROM，2716 接线图如下页所示：
二、可编程并行接口8255A 1、8255A的基本性能 可编程外设接口电路（Programmable Peripheral Interface)简称 PPI，型号为8255（改进型为8255A及 8255A-5），具有24条输入/输出引脚、可编程的通用 并行输入/输出接口电路。 8255A具有三个相互独立的输入/输出通道： 通道A、通道B、通道C。 A，B，C三通道可以联合使用，构成单线、双线 或三线联络信号的并行接口。 此时C口完全服务于A、B口。 A口有三种工作方式：方式0、方式1、方式2。 B口有两种工作方式：方式0、方式1。
②74LS373的引脚和示意图：
③真值表： OE L L L H
G H H L ×
D H L × ×
Q M芯片介绍 1) 半导体存储器的分为：RAM和ROM。RAM分为静态 RAM（SRAM）和动态RAM（DRAM）两种。目前计算机内 的主存储器都是DRAM。图示为静态RAM的原理图