当前位置：文档之家 › 51单片机接口电路与存储器的扩展汇总

51单片机接口电路与存储器的扩展汇总

  • 格式：ppt
  • 大小：2.08 MB
  • 文档页数：78

下载文档原格式

  / 78

合集下载

第4章MCS-51单片机系统功能扩展

第4章MCS-51单片机系统功能扩展

74LS373结构示意图
74LS373的引脚
引脚说明如下: D7～D0: 8位数据输入端。 Q7～Q0: 8位数据输出端。 G:数据输入锁存控制端：当G为“1” 时，锁存器 输出端与输入端数据相同；当G由“1” 变“0” 时，数据输入锁存器中。 OE#: 输出允许端。
P0口与地址锁存器74LS373的连接
4.1 系统扩展概述
4.1.1 最小应用系统
图4.1 MCS–51单片机最小化系统 (a) 8051/8751最小系统结构图；(b) 8031最小系统结构图
4.1.2 单片机系统扩展的内容与方法
1．单片机的三总线结构
图4.2 MCS–51单片机的三总线结构形式
(1)以P0口作为低8位地址/数据总线。 (2)以P2口的口线作高位地址线。 (3)控制信号线。 *使用ALE信号作为低8位地址的锁存控制信号。 *以PSEN#信号作为扩展程序存储器的读选通信号。 *以EA#信号作为内外程序存储器的选择控制信号。 *由RD#和WR#信号作为扩展数据存储器和I/O口的 读选通、写选通信号。 尽管MCS-51有4个并行I/O口，共32条口线，但由于系 统扩展需要，真正作为数据I/O使用的，就剩下P1 口和P3口的部分口线。
锁存器8282 功能及内部结构与74LS373完全一样，只是其引脚的排 列与74LS373不同 ，8282的引脚如下图。
4.2.2 74LS244和74LS245芯片
在单片机应用系统中, 扩展的三总线上挂接
很多负载, 如存储器、并行接口、A/D接口、显
示接口等, 但总线接口的负载能力有限, 因此常
3) 采用地址译码器的多片程序存储器的扩展
例3 要求用2764芯片扩展8031的片外程序存储器，分配的 地址范围为0000H~3FFFH。

第7章MCS-51单片机的常用外设扩展

第7章MCS-51单片机的常用外设扩展

（2）数据线
2732的8位数据线直接与单片机的P0口相连。P0口作 为地址/数据线分时复用。
（3）控制线
CPU执行2732中存放的程序指令时，取指阶段就是对 2732进行读操作。注意，CPU对EPROM只能进行读操作， 不能进行写操作。CPU对2732的读操作控制都是通过控制线 实现的。2732控制线的连接有以下几条：
2.硬件电路 单片机与6116的硬件连接如图7-4所示。
3.连线说明
• 地址线：A0～A10连接单片机地址总线P0.0～P0.7、P2.0、P2.1、P2.2 共11根；
• 数据线：I/O0～I/O7连接单片机的数据线，即P0.0～P0.7；
• 控制线：片选端连接单片机的P2.7，即单片机地址总线的最高位A15； 读允许线连接单片机的读数据存储器控制线；
• 对于没有内部ROM的单片机或者程序较长、片内ROM容 量不够时，用户必须在单片机外部扩展程序存储器。 MCS-51单片机片外有16条地址线，即P0口和P2口，因此 最大寻址范围为64K字节（0000H—FFFFH）。
• 这里要注意的是，MCS-51单片机有一个管脚 EA跟程序存 储器的扩展有关。如果接高电平，那么片内存储器地址范 围是0000H—0FFFH（4K字节），片外程序存储器地址范 围是1000H—FFFFH（60K字节）。如果接低电平，不使 用片内程序存储器，片外程序存储器地址范围为0000H— FFFFH（64K字节）。
1. 芯片选择
单片机扩展数据存储器常用的静态RAM芯片有6116（2K×8 位）、6264（8K×8位）、62256（32K×8位）等。
根据题目容量的要求我们选用SRAM6116，采 用单一+5V供电，输入输出电平均于TTL兼容，具有 低功耗操作方式，管脚如图7-3所示。

MCS51单片机总线系统与IO口扩展

MCS51单片机总线系统与IO口扩展

6.2.2 单片机总线扩展的编址技术
OE
LE
Dn
Qn
L
H
H
H
L
H
L
L
L
L
L
Qn-1
L
L
H
Qn-1
H
×
×
Z
地址锁存器74LS373
CLR D0-D7Q0-Q7 4 6 2 6 74LS24474LS273 E 0123456789E GG 12Q0-Q7CLKD0-D7AAAAAAAAAAA10A11A12I/O0I/O1I/O2I/O3I/O4I/O5I/O6I/O7OWCE1CE2 56? UUU P0.0-P0.7P0.0-P0.7 +5V 11 01234567 E >> QQQQQQQQ O 01234567 E DDDDDDDDL 2 U74LS373 012 YYY ABC 3 U74LS138 R AD E R P20P07P21P06P22P05P23P04P24P03P25P02P26P01P27P00 W ALE 89C51 1 U
MOV
DPTR,#0FEFFH ;确定扩展芯片地址
MOVX
A,@DPTR
;将扩展输入口内容读入累加器A
当与74LS244相连的按键都没有按下时，输入全为1，若按下某键，则所在线 输入为0。
6.2.1 单片机I/O口扩展
输出控制信号由P2.0和相“或”后形成。当二者都为0后，74LS273的控制端 有效，选通74LS273， P0上的数据锁存到74LS273的输出端，控制发光二极管 LED ， 芯 片 地 址 与 74LS244 的 选 通 地 址 相 同 （ 都 是 ×××× ×××0 ×××× ××××B，通常取为FEFFH）。当某线输出为0时，相应的LED发 光。

第8章 单片机的基本扩展

第8章 单片机的基本扩展

8.1.3 程序存储器扩展实例
使用2764扩展 扩展8KB程序存储器 使用 扩展 程序存储器
8.1.3 程序存储器扩展实例
使用27128扩展 扩展16KB程序存储器 使用 扩展 程序存储器
8.1.3 程序存储器扩展实例
使用8片 扩展扩展64KB程序存储器 使用 片2764扩展扩展 扩展扩展 程序存储器
全译码
系统所有地址总线都参与译码的译码方法 地址是唯一的，一个物理单元只有一个地址， 地址是唯一的，一个物理单元只有一个地址，不会 产生重复， 产生重复，使用方便 全译码通常采用专用译码电路来实现， 全译码通常采用专用译码电路来实现，通常使用 74LS138，成本相对较高 ，
部分译码
只有一部分系统地址总线参与译码的方法 地址可重复，即一个物理单元可以有多个地址。 地址可重复，即一个物理单元可以有多个地址。 部分译码一般采用中小规模门电路构成
8.2.2 常用数据存储器 常用数据存储器6264
6264—SRAM芯片 芯片
容量： 字节 容量：8K字节 地址线： 条 地址线：13条 数据线： 条 数据线：8条 片选端： 片选端：CS1，CS2 ， 写允许： 写允许：WE 输出（读）允许：OE 输出（ 允许：
8.2.2 常用数据存储器 常用数据存储器6264
SRAM—电路简单，使用方便，容量小 电路简单，使用方便， 电路简单 DRAM—电路复杂，使用麻烦，容量大 电路复杂，使用麻烦， 电路复杂
51单片机通常使用 单片机通常使用SRAM扩展片外 扩展片外RAM 单片机通常使用 扩展片外
8.2.1 概述
访问片外RAM的时序 的时序 访问片外 (MOVX A,@DPTR; MOVX @DPTR,A)
概述
数据总线（ ） 数据总线（DB）

51单片机的扩展

51单片机的扩展

（a）程序存储器的扩展
.程序存储器的作用----存放程序代码或常数表格
.扩展时所用芯片----一般用只读型存储器芯片（可以是 EPROM、E2PROM、 FLASH芯片等）。 .扩展电路连接 ---- 用EPROM 2732扩展程序存储器。 .存储器地址分析----究竟单片机输出什么地址值时，可以
一、系统扩展的含义
单片机中虽然已经集成了CPU、I/O口、定时器、 中断系统、存储器等计算机的基本部件（即系统资 源），但是对一些较复杂应用系统来说有时感到以 上资源中的一种或几种不够用，这就需要在单片机 芯片外加相应的芯片、电路，使得有关功能得以扩 充，我们称为系统扩展（即系统资源的扩充）。 需要解决的问题是单片机与相应芯片的接口电 路连接（即地址总线、数据总线、控制总线的连接） 与编程。
指向存储器中的某一单元。
.扩展时所用芯片
2732----4K EPROM
A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND Vcc A8 A9 A11 OE/Vpp A10 CE O7 O6 O5 O4 O3
2732引脚功能
A0-A11 CE 地址线 选片 输出允许/ 编程电源 数据线
P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7
A8 A9 A10 A11
2732
CE OE
ALE
PSEN 图4.2 扩展电路
8031
2732
数据总线的连接： P0.0-P0.7（数据总线）----------------------------------------O0-O7 地址总线的连接： 经过锁存器373 P0.0-P0.7（地址总线低8位）---------------------------------- A0-A7 P2.0-P2.3（地址总线高8位中的4位）--------------------------- A8-A11 控制总线的连接： PSEN（程序存储器允许，即读指令） -------------------------- OE ALE（地址锁存允许）-------------------------------------接373的使能端 G

四 MCS-51单片机存储器系统扩展

四 MCS-51单片机存储器系统扩展
RD、WR为数据存储器和 I/O口的读、写控制信号。执 行MOVX指令时变为有效。
74LS373引脚
1、控制位OE： OE=0时，输出导通 2、控制位G： 接ALE 3、Vcc=+5V 4、GND接地
1 74LS373为8D锁存器，其主要特点在于：
控制端G为高电平时，输出Q0～Q7复现输入D0～ D7的状态；G为下跳沿时D0～D7的状态被锁存在Q0 ～Q7上。
MOV DPTR, #0BFFFH ;指向74LS373口地址
MOVX A, @DPTR ;读入
MOV @R0， A
;送数据缓冲区
INC R0
;修改R0指针
RETI
;返回
用74LS273和74LS244扩展输入输出接口
地址允许信号ALE与外部地址锁存信号G相连；
单片机端的EA与单片机的型号有关;
存储器端的CE与地址信号线有关。
P... 2.7 P2.0
ALE 8031
P... 0.7 P0.0
EA
PSEN
外部地址
G
锁存器
I...7
O... 7
I0 O0
A... 15
CE
A8
外部程序
存储器
A... 7 A0
D7. . . D0 OE
6264的扩展电路图
图中CS（CE2）和CE引脚均为6264的片选信号，由于该扩展电路 中只有一片6264，故可以使它们常有效，即CS（CE2）接+5V ，CE接地。6264的一组地址为0000H～1FFFH。
存储器地址编码
SRAM6264：“64”—— 8K×8b = 8KB 6264有13根地址线。 地址空间： A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 最低地址： 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H 最高地址： 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH MCS-51单片机寻址范围：64KB 26×210 = 216即16位地址线 地址空间： A15A14A13A12A11A10A9A8A7······A0 单片机

第6章 MCS-51单片机系统扩展技术


6.3 数据存储器扩展
6.3.1 静态RAM扩展电路
6.3.2 动态RAM扩展电路
返回本章首页
6.3.1 静态RAM扩展电路
常用的静态RAM芯片有6116，6264，62256等，其 管脚配置如图6-13所示。
1．6264静态RAM扩展 额定功耗200mW，典型存取时间200ns，28脚双列直插 式封装。表6-1给出了6264的操作方式，图6-14为6264静 态RAM扩展电路。
图 6 9
A EEPROM
28 17
扩 展 电 路
写入数据
不是指令
查询 中断 延时
2．2864A EEPROM 扩展
2864A有四种工作方式： （1）维持方式 （2）写入方式 （3）读出方式 （4）数据查询方式
图 6 12
28 64
返回本节
A EEPROM
扩 展 电 路
串行E2PROM简介 串行E2PROM占用引线少、接线简单，适用于作为数据存储 器且保存信息量不大的场合。 以AT93C46／56／57／66为例，它是三线串行接口E2PROM， 能提供128×8、256×8、512×8或64×16、128×16、256×16 位，具有高可靠性、能重复擦写100，000次、保存数据100年 不丢失的特点，采用8脚封装。
第6章 MCS-51单片机系统扩展技术
6.1 MCS-51单片机系统扩展的基本概念
6.2 程序存储器扩展技术
6.3 数据存储器扩展 6.4 输入/输出口扩展技术
T0 T1
时钟电路
ROM
RAM
定时计数器
CPU
并行接口 串行接口 中断系统
P0 P1 P2 P3
TXD RXD
INT0 INT1

第8章 单片机存储器扩展


译码法的另一个优点是若译码器输出端留 有剩余端线未用时，便于继续扩展存储器或I/O 口接口电路。
译码法和线选法不仅适用于扩展存储器(包 括外RAM和外ROM)，还适用于扩展I/O口(包括各 种外围设备和接口芯片)。
译码有两种方法：部分译码法和全译码法。
部分译码：存储器芯片的地址线与单片机系统的地址线顺 次相接后，剩余的高位地址线仅用一部分参加译码。部分 译码使存储器芯片的地址空间有重叠，造成系统存储器空 间的浪费。 部分译码法的一个特例是线译码。所谓线译码就是 直接用一根剩余的高位地址线与一块存储器芯片的片选 信号CS相连，同时通过非门与另一块存储器芯片的片选 信号CS相连。 全译码：存储器芯片的地址线与单片机系统的地址线顺次 相接后，剩余的高位地址线全部参加译码。这种译码方法 存储器芯片的地址空间是唯一确定的，但译码电路相对复 杂。
2 2764
8031
CE GND
EA Vss
上图为8XX51单片机扩展单片程序存储器2764的电路 图。
其8个重叠的地址范围为如下： 0000000000000000~0001111111111111，即：0000H~1FFFH； 0010000000000000~0011111111111111，即：2000H~3FFFH； 0100000000000000~0101111111111111，即：4000H~5FFFH； 0110000000000000~0111111111111111，即：6000H~7FFFH； 1000000000000000~1001111111111111，即：8000H~9FFFH； 1010000000000000~1011111111111111，即：A000H~BFFFH； 1100000000000000~1101111111111111，即：C000H~DFFFH； 1110000000000000~1111111111111111，即：E000H~FFFFH。

MCS-51单片机存储器的综合扩展及软件设计

Ｆ ｇ１ ２ Ｃ５ ２ ２ Ｃ２ ６ ２ Ｃ１ ８ ａ ｄ ｉ ｅ ｆ ｃ ｉｃ ｉ ｉ． ７ １ ／ ７ ５ ／ ７ ２ ｎ ｎｔｒａ ｅ ｃｒ ｕｔ
３ 数 据 存 储 器 的 扩展 ２ 程序 存 储 器 的 扩 展
ＭＣ 一 １ 外 数 据 存 储 器 最 大 寻 址 空 间 也 为 ６Ｋ Ｓ５ 片 ４。
程 序存储 器 与数 据存储 器 ６ Ｋ的地 址重 叠 ；数 据存 ４
储 器 和片 内最低 的 １８个 字 节地 址重 叠 ，但 由 于它们 采 ２
测试 数据存 储器 为外 部扩 展 Ｒ Ｍ，占用 片外 数据存 Ａ
储 器 空 间 ，芯 片采 用 ６ Ｃ ５ ，插 在 Ｄ １ １ Ｅ嵌入 式锂 ２２６ Ｓ２６ 电池智 能 时 钟／ ＡＭ 芯 片插 座 上 ，构成 非 易 失性 Ｒ Ｒ ＡＭ。 其 芯 片 及 其 接 口 如 图 ２所 示 （ ５ ０ Ａ１ － ，选 中 Ｄ １ １Ｅ Ｓ２ ６ ／ ６Ｃ ５ ） （ ２ ２ ６ 地址 空间 ：０ ０ Ｈ－ Ｆ Ｆ 。 ０ ０ ７ Ｆ Ｈ） 片 外数 据存 储 器 和 片外 数 据 区和 扩 展 Ｉ０口统 一 编 ／ 址 ，所 有 外 围 接 口的地 址 均 占用 ＲＡ 地 址 单元 ， 因此 Ｍ 测 试数 据存储 区设 计为 ３ Ｋ，由 ６ Ｃ ５ ２ ２ ２ ６芯 片扩展 而成 。 另 外 ８ Ｃ １ 内数 据存储 空 间 １ ８个字节 。 ０３ 片 ２
温室 内空气温度
温室 内土壤水分古量
８． Ｈ ５ ％Ｒ ５ ４． Ｈ ９ ％Ｒ ５
数值 型 数值 型
数值 型 数值 型
２ 字节 （ 高位在前 ） ２ 字节 （ 高位在前 ）
温室内土壤温度
温室内 Ｃ ２ Ｏ 浓度 温室 内关照强度

第6章 89c51系列单片机的扩展


74LS373,直接从P0口送到数据总线上。
2. 最小系统工作时序
如下图所示：
一个机器周期 S1 ALE
一个机器周期
S2 S3
S4
S5
S6
S1
S2 S3
S4
S5
S6
PSEN
P2 PCH输出
PCH输出
PCH输出
PCH输出
PCH输出
PCH输出
输入
PCL
输出
指令 输入
PCL
输出
指令 输入
PCL
输出
指令 输入
PCL
输出
PCL输出有效
PCL输出有效
PCL输出有效
PCL输出有效
最小系统的工作时序
PCL 输出 有效
P2口送PCH 信息，P0口送PCL 信息和输 入指令。在每一个Tcy中，ALE两次有效， PSEN两次有效。ALE第一次发生在S1P2和 S2P1期间,在S2状态周期内,ALE下降沿将P0 口低8位地址信息PCL锁入74LS373。在S4状 态周内，PSEN上升沿将指令读入CPU。
VppVccCE GND
A7 A8 23 22 A10 19
I/O
74LS373 8Q 8D
GND G OE
A0
2716
28 39 O0 . . O7 OE 20
32
P0口具有分时传送低8位地址和8位数据 信息的复用功能。通过ALE信号与地址锁存
器配合使用，从而使得地址信息和数据信息
区分开。
工作原理如下：
2. 具体应用
使用单片E2PROM扩展外部程序存储器
一 片 2864E2PROM 和 地 址 锁 存 器
74LS373构成MCS-51系列单片机中8031
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

4.2 存贮器接口电路设计 4.2.1 程序存储器接口设计
程 序 存 贮 器 通 常 包 括 ： 2 7 C16、 27C64、27C128、27C256、27C512 等 。 本节主要介绍以下几种： ＥＰＲＯＭ ２７Ｃ１６
ＥＰＲＯＭ ２７Ｃ２５６
带锁存器的 EPROM 87C64, 87C256
6116静态RAM
62256静态RAM
RAM 2164A
静态6116与单片机80C31的接口：
图4.7 静态RAM6116与80C31的接口图
4-13
62256静态RAM 32K×8的高集 成度的随机存 取存贮器
62256静态RAM与80C31的接口图
动态RAM2164A
64K×1位
逻辑符号及管脚配置如下:
8K的EPROM和4K静态RAM的连接。
方法1：译码器按大容量芯片连结
方法2：译码器按小容量芯片连结
地址范围是： EPROM2732为F000H～FFFFH和C000H～ CFFFH。 静态RAM 6116为A000H～A7FFH或 A800~AFFFH和6000H～67FFH或 6800~6FFFH。
C口高半字节输入1，输出0 A口：输入1，输出0 工作方式控制字
00方式0 01方式1 1方式2
D7 D6 D5 D4 D3
A1 A0 11
B组
D2
D1
D0
A组
C口低半字节 输入1 ，输出0 B口：输入1 输出0 0：方式0，1：方式1
设定工作方式标志，1有效
C口位置位/复位控制字
D7
D6
D5
EPROM 27C16
2K×8位的可改写只读存贮器
EPROM 27C16与单片机80C31之间的接口如下
图4.2 外接27C16
4-6
EPROM 27C256 32K×8位可改写只读存贮器
27C256与8031之间的接口设计
带锁存器的 EPROM 87C64
8K×8的EPROM存贮器，将地址锁存器集 中在芯片内部。功能上相当于1块27C64和2 块74HCT573。
带锁存器的 EPROM 87C256 32K × 8的EPROM存贮器，片内集成了2 个相当于74HCT573的地址存贮器。
图4.5 （1）87C64功能方框图
（2）87C256功能方框图
4-10
4.2.2 数据存储器接口设计
静态RAM是通过有源电路来保持存储 器中的信息的,与动态RAM （DRAM ）相 比，需要消耗较多的功率。 本节主要介绍以下几种：
典型芯片：8255A，8155
5-2 8255A的逻辑结构和 引脚
口电路
PA、PB是单纯的数据口， PC既可作数据口，也可作 控制口，用于对PA、PB 的控制。
PC7~4，控制PA PC3~0，控制PB
PA 、 PC7~4称为A组；
PB 、 PC3~0称为B组
PA 3 PA 2 PA 1 PA 0 RD CS GND A1 A0 PC 7 PC 6 PC 5 PC 4 PC 0 PC 1 PC 2 PC 3 PB 0 PB 1 PB 2
• 地址线、控制线时是单向的，故采用单向驱 动器，如74LS244；数据线是双向传动的，故 采用双向驱动器, 如74LS245；
1G ，2G为H时，Y为高阻； 1G，2G为L 时，Y=A
G为H时，为高阻； G＝L，DIR＝0；B→A G＝L，DIR＝1；A→B
4.3．存储器接口实现方式 ------存储芯片数据线的处理
方法3：线选法
地址范围：2732为0000H～0FFFH和 3000H～3FFFH； 6116为5000H～57FFH或5800H～5FFFH和 9000H～97FFH或9800H～9FPFH。
5. 8255A可编程并行I/O口扩展芯片 5-1 可编程I/O接口概述 简单I/O扩展：实现数据缓冲和数据锁存 可编程I/O扩展：还具有状态寄存和命令寄存功能， 通过软件编程方式，确定扩展芯片的工作方式。
5-3 8255A工作方式及数据I/O操作
方式0：基本输入/输出方式 两个8位口PA、PB及两个4位口，输入/输出的任意组合。 适用于无条件数据传输。也可以对C口进行位操作。以C口 某一位状态，实现查询方式数据传送。
方式1：选通输入/输出方式
PA、PB用于数据输入/输出，PC用于数据传送联络信号
方式2：双向数据传送方式
• 若芯片的数据线正好8根：
– 一次可从芯片中访问到8位数据 – 全部数据线与系统的8位数据总线相连
• 若芯片的数据线不足8根：
– 一次不能从一个芯片中访问到8位数据 – 利用多个芯片扩充数据位 – 这个扩充方式简称“位扩充”
A 9～ A 0 片选
CE 2114（2） A 9～ A 0 I/O4～I/O1 CE 2114（1） I/O4～I/O1
A组
方式1 输出 输入
确定控制字
1
0
0
1
0
1
0
1
控制字
95H
输入 输出
方式0
控制字设置
B组
初始化程序：
MOV
MOV MOVX
DPTR，#5FFFH ；8255A控制字地址
只有PA能选择该工作方式，适用PC5位口线作控制线。
PA工作于方式2下，则PB只能工作在方式0。
PC口联络信号定义
C口
PC 7 PC 6 PC 5 PC 4 PC 3 PC 2 PC1 PC 0
IBFA STBA INTRA STBB IBFB INTRB
方式1
输入
方式2
输入
输出 OBFA ACKA
输出 OBFA ACKA
IBFA STBA
INTRA ACKB OBFB INTRB
INTRA
INTRA
数据输入
STB ：选通脉冲（输入），低电平有效。
IBF：输入缓冲器满信号（输出），高电平有效。此信号 有效，数据已装入8255A锁存器。状态信号 INTR：中断请求信号（输出），高电平有效。
STB
IBF
INTR
数据输出 ：外设响应信号（输入），低电平有效。当外设取 走数据，并处理完，向单片机发回响应信号。
ACK
：输出缓冲器满信号（输出），低电平有效。状态 信息。输出数据写入8255A锁存器后，信号有效。
OBF
INTR：中断请求信号（输出），高电平有效。
ACK OBF
INTR
5-4 8255A控制字及初始化
第四章 医学仪器中接口电路的设计
4.1 接口电路的任务与分类
任务 实现微处理器芯片与外围芯片（如 程序存储器、数据存储器等）及微处理机 与外部设备（如键盘、显示器）间的连接。
分类 专用接口：为某种专门用途或某类外设 专 门设计的接口电路，如CRT显示器控制器等。 通用接口：可供几类外设使用，如串行 接 口、并行接口。
扩展64k动态RAM: 八片2164A与CPU8051连接
4.3 存储器接口实现方式 ------ CPU总线的负载能力
• 通常CPU总线的负载能力是一个TTL器件或20 个MOS器件。 • 一般小型系统中， CPU 可直接与存储器芯片 相连。而在较大系统中，当总线负载数超过 限定时应当加接驱动器。
8255A读/写控制表
CS 0 0 0 0 0 0 0 1
A1 0 0 1 0 0 1 1
A0 0 1 0 0 1 0 1
RD 0 0 0 1 1 1 1
WR 1 1 1 0 0 0 0
选中端口 A B C A B C 控制寄存器 /
操作 读 A口 读 B口 读 C口 写 A口 写 B口 写 C口 写控制字 高阻抗
(2) 分配地址范围。
(2) 分配地址范围。
(3) 存储器扩展连接
部分译码
只有部分（高位）地址线参与对存 储芯片的译码 每个存储单元将对应多个地址（地 址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地址空间将被浪费
CPU地址总线为16位，存储器由4片容量为8KB 的芯片构成时，采用部分译码法寻址32KB。
下图是利用线选法，用3 片2764 扩展24K×8 位EPROM 的电路图：
译码法寻址就是利用地址译码器对系统的片外 高位地址进行译码 , 以其译码输出作为存储器芯片 的片选信号, 将地址划分为连续的地址空间块, 避免 了地址的间断
译码法仍用低位地址线对每片内的存储单元进行 寻址, 而高位地址线经过译码器译码后输出作为各 芯片的片选信号
1
A15～A10
译 码 器
0
片选端 CE
CE
（1）
A9～A0 D7～D0 A9～A0 D7～D0
（2）
A9～A0 D7～D0
线选法寻址 线选法使用P2、P0 口的低位地址线对 每个芯片内的统一存储单元进行寻址， 称为字选 。 将高位地址线分别接到个存储芯片的片 选端CS，称为线选，每根地址线对应一 片芯片。
译码和译码器
译码：将某个特定的“编码输入”翻 译为唯一“有效输出”的过程
译码电路多采用集成译码器 常用的2:4译码器74LS139 常用的3:8译码器74LS138 常用的4:16译码器74LS154
全译码 所有的系统地址线均参与对存储单元的 译码寻址 包括低位地址线对芯片内各存储单元的 译码寻址（片内译码），高位地址线对 存储芯片的译码寻址（片选译码） 采用全译码，每个存储单元的地址都是 唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多
A0～A12
A15
（不参加译码）
8KB （ 1） CS
8KB （ 2） CS
8KB （ 3） CS
8KB （ 4） CS