海思方案 HI3518E平台ISP调试环境搭建

海思HI35XX之视频处理单元各通道间的关系最近在折腾HI3518C的芯片，应用到IPCamera上，最终获取多路不同分辨率的视频流供不同需求的预览切换。

此处简单记录一下视频前处理元VPSS（Video Process Sub-System）的多通道间的关系以及使用心得。

HI3518C的视频子系统包括：视频系统初始化模块（MPP_SYS_CONF_S）、视频输入模块（VI）、视频前处理模块（VPSS）、视频编码模块（VENC）和视频输出模块（VO）组成。

HI3518C的VPSS是视频数据编码前的预处理单元，主要完成对一幅输入图像的统一预处理，如去噪、去隔行等，然后再对各通道分别进行缩放、锐化等处理（如：PreScale、De-ring/De-block、NR、IE、DIE、Sharpen 等，具体可参见VPSS_GRP_ATTR_S结构体），最后输出多种不同分辨率的图像。

其中，HI3518C对用提供GROUP的概念来管理VPSS，最多支持128个GROUP（我目前只使用了一个组：GROUP0）。

VPSS的GROUP又包含多个通道（CHANNEL），对于不同规格的芯片，每个组包含的通道数也不相同，规格文档上都有详细说明。

HI3518C的各个GROUP包含8个CHANNEL，其中2个物理通道（PHY CHN）、一个直通通道(Bypass)和5个扩展通道(EXT CHN)。

物理通道是由硬件提供的，各物理通道的功能和限制各不相同；直通通道具备CROP功能，可以把不需要作预处理的一幅幅图像直接透传给接收者；扩展通道具备缩放功能，当它绑定到物理通道后，可以把从物理通道获取到的图像缩小或放大成用户所需要的不同分辨率的图像。

Hi3518C 提供 5 路扩展通道以提供更好的灵活性，扩展通道具备缩放和帧率控制功能，不经过其他硬件算法单元处理。

用户在使用的时候，需要首先创建VPSS GROUP，然后设置好GROUP属性并启用VPSS GROUP之后，再把VI作为源通道，把VPSS作为目标通道，通过调用 HI_MPI_SYS_Bind 绑定VI到VPSS，就可以建立视频输入到视频预处理间的通路，使得前端采集到的视频数据经由此通路到达VPSS单元。

第 2 次临时版本发布。
第 1 次临时版本发布。
文档版本 02 (2012-11-30)
海思专有和保密信息 版权所有 © 深圳市海思半导体有限公司
v
Hi3531/Hi3532 硬件设计 用户指南
目录
目录
前 言................................................................................................................................................iii
1.2.7 增加“Hi3531 SPI 控制接口的片选信号 SPI_CSN6(管脚 AA33)”的注意事项。 第 3 章 单板热设计建议 增加 Hi3532 的散热片选择的相关描述。
文档版本 02 (2012-11-30)
海思专有和保密信息 版权所有 © 深圳市海思半导体有限公司
iv
Hi3531/Hi3532 硬件设计 用户指南
深圳市海思半导体有限公司
地址： 网址： 客户服务电话： 客户服务传真： 客户服务邮箱：
深圳市龙岗区坂田华为基地华为电气生产中心 +86-755-28788858 +86-755-28357515 support@
邮编：518129
Hi3531/Hi3532 硬件设计 用户指南
前言
前言
概述
本文档主要介绍 Hi3531/Hi3532 芯片方3531/Hi3532 芯片的硬件设计方法。
产品版本
与本文档相对应的产品版本如下。
产品名称 Hi3531 芯片 Hi3532 芯片
产品版本 V100 V100
读者对象

海思HI3518EV200+AR0130开发板DIY——前篇海思HI3518EV200+AR0130开发板DIY今天开始要围绕这个项目学习了（还是得从C开始学）缘起（这段主要水废话）相关开发资料→_→原理图设计原理图整体框架一、电源部分HI3518EV200+AR0130方案电源部分分别有5V/3V3/1V8/1V1。

输入电源USB端口供电5V输入，5V再通过DCDC降压转成3V3，1V8和1V1。

1V8和1V1需晚于3V3上电。

电源部分二、PHY网口部分PHY网口部分原方案是采用不带变压器的RJ45网口，后端外接变压器再街道PHY芯片RTL8201F。

看着自己手上有几个多余的HR911105A，自带变压器与LED，修改了一下电路应该是可以用的，但愿不会翻车。

网口部分三、Sensor部分开头也提了一点，上手资料的方案的sensor是GC2033，而且还是小小的BGA封装的，玻璃表面热风枪又不好吹。

为了让车稳一点还是改成教程里面的AR0130。

AR0130还有PLCC封装的，比较大而且相对好焊接一些。

sensor——AR0130PCB_LAYOUT设计PCB_LAYOUT设计就没有什么可以拿出来记录的了。

主要考虑到HI3518的封装是BGA192的，出现还是相对麻烦的。

线宽被控制在6mils才能从BGA里面把线拉出来。

同时还要考虑加工工艺以及制造成本（主要是穷），限制在了两层板。

于是三路电源3V3/1V8/1V1与GND相互纠缠了好久，经过不同的取舍（连通就差不多啦）终于硬硬的把板子lay完了。

TOP层布线bottom层布线完整图layoutTOP_3D图BOTTOM_3D图嘉X创打板DRC一轮感觉没啥问题，也懒得再检查了，一版调不通（佛祖保佑一次过）再第二版，嘉X创五块钱一版（哈哈，羊毛撸起来）。

直接导出Gerber，打包发嘉X创。

考虑到HI3518E的BGA封装，还真没有啥把握完美焊接，主要芯片还不便宜，一次焊接不成还得给BGA 值锡，干脆打包钢网一起。

1.2 电源设计建议................................................................................................................................................. 9 1.2.1 CORE 电源设计..................................................................................................................................... 9 1.2.2 DDR 电源设计 ..................................................................................................................................... 10 1.2.3 IO 电源设计 ......................................................................................................................................... 11 1.2.4 PLL 电源设计 ...................................................................................................................................... 13 1.2.5 上、下电时序...................................................................................................................................... 13 1.2.6 注意事项 ............................................................................................................................................. 14

1.2 Hi3531/Hi3532 接口电路设计........................................................................................................................ 7 1.2.1 DDR2/3 接口 .......................................................................................................................................... 7 1.2.2 USB2.0 Host 接口 ................................................................................................................................ 15 1.2.3 GMAC 接口设计.................................................................................................................................. 16 1.2.4 FLASH 接口设计................................................................................................................................. 18 1.2.5 PCIe 接口设计...................................................................................................................................... 18 1.2.6 SATA 接口设计.................................................................................................................................... 19 1.2.7 SPI 控制接口设计............................................................................................................................... 19 1.2.8 I2S 接口设计......................................................................................................................................... 20 1.2.9 HDMI 输出接口设计 ........................................................................................................................... 20 1.2.10 模拟 DAC 接口设计 ......................................................................................................................... 20 1.2.11 VI/VO 接口设计................................................................................................................................. 21

基于海思平台的NVR拼接预览方案的设计与实现刘浩;何岩【摘要】随着数字化、网络化进程的不断提高,安防产业的快速发展,NVR作为新一代视频监控的代表产品已经逐渐取代DVR的地位.但随着NVR接入前端IPC设备数量扣质量的不断提高,保证客户端在低带宽环境下多通道预览的实时性是具有重要价值的.本文以海思3535平台为基础,提出并设计了一种视频拼接预览方案,将需要网传的多通道码流拼接编码成单通道码流供客户端使用.经过验证测试,该方案成功将16个D1码流拼接编码成1个D1码流,并在客户端显示,有效的降低了客户端多通道画面预览所需的码流带宽,保证了在低带宽环境下客户端预览的实时性.【期刊名称】《电子设计工程》【年(卷),期】2015(023)010【总页数】4页(P39-42)【关键词】NVR;视频拼接;低带宽实时预览;海思平台【作者】刘浩;何岩【作者单位】武汉邮电科学研究院湖北武汉 430074;烽火通信科技股份有限公司湖北武汉 430074【正文语种】中文【中图分类】TN915随着数字化、网络化进程的不断发展，以及市场对视频监控系统的网络化功能及网络适应性要求的不断提高，NVR（Network Video Recorder即网络视频录像机）作为下一代视频监控的代表产品已经逐渐取代DVR（digital Video Recorder即数字视频录像机）的位置，在视频监控领域扮演着越来越重要的角色[1]。

全网络化时代的视频监控行业正逐步表现出IT行业的特征，作为网络化监控的核心产品NVR，已经从本质上变成了IT产品。

NVR最主要的功能是通过网络接收前端IPC （网络摄像机）、DVS（视频编码器）等设备传输的数字视频码流，在本地端进行预览、存储和管理，同时也可以通过客户端如IE客户端、手机客户端经由局域网或互联网进行多通道视频预览和控制[2]。

由于前端IPC性能和NVR本身性能的日渐强大，接入的前端设备的数量和质量都有极大提升。

3518E平台的搭建海思的SDK提供了ISP调试的相关工具，降低了IPC开发ISP调试的难度。

初次搭建ISP调试环境，记录一下。

SDK版本：Hi3518_MPP_V1.0.A.0硬件平台：HI3518E_OV9732工具包：PQ_TOOL (Hi3518E_V100R001C01SPC0A0\01.software\pc\PQ_TOOL)文件说明：Hi3518_ITTB_MPP2_V1.0.A.0_B030.tgz 设备端工具； PQTools_V3.7.5.zip PC端工具环境搭建步骤：（1）将Hi3518_ITTB_MPP2_V1.0.A.0_B030.tgz拷贝至nfs共享目录名，解压后运行HiIspTool.sh脚本倘若用海思自带的工具出图像并调节ISP运行：#./HiIspTool.sh -a -p ov9732_720p_line.inips一下可以看到两个进程696 adminlvj 58488 S ./ittb_stream -p ov9732_720p_line.ini699 adminlvj 19676 S ./ittb_control倘若运行自己的工程出图像了，这时只需要运行一下命令即可。

ps一下可以看到一个进程699 adminlvj 19676 S ./ittb_control（2）PC端直接解压PQTools_V3.7.5.zip，运行HiPQTools.exe，输入选择sdk版本Hi3518_MPP_V1.0.A.0 ，输入设备IP，就可以连接上摄像头倘若运行了ittb_stream，可以PC端软件上打开视频图像窗口连接成功，至此，最简单的ISP调试环境搭建就完成了。

复杂的就是后面的ISP调节过程了。

备注：运行脚本的时候可能会报错，查看相关打印信息，将错误消除。

当前产品我们用的是HI3518E+OV9732，SDK中并没有提供相关的sensor库和相关的config文件，所以运行报错了！解决：将OV9732sensor库拷贝至Hi3518_ITTB_MPP2_V1.0.A.0/libs/下，将ov9732_720p_line.ini拷贝至Hi3518_ITTB_MPP2_V1.0.A.0/configs/下附录：ov9732_720p_line.ini[plain]view plaincopyprint?1.[sensor]2.Sensor_type =ov9732 ;the type of sensor3.Mode =0 ;LINE mode,mode = 0 ,WDR mode,mode =14.DllFile =libs/libsns_ov9732.so ;LineDllFile path5.6.[vi_dev]7.Input_mod =2 ;VI_INPUT_MODE_BT656 = 08. ;VI_INPUT_MODE_BT601,9. ;VI_INPUT_MODE_DIGITAL_CAMERA10.11.Work_mod =0 ;VI_WORK_MODE_1Multiplex = 012.13. ;VI_WORK_MODE_2Multiplex,14.15. ;VI_WORK_MODE_4Multiplexbine_mode =0 ;Y/C composite or separation mode18.19. ;VI_COMBINE_COMPOSITE = 0 /*Composite mode */20.21. ;VI_COMBINE_SEPARATE, /*Separate mode */22.p_mode =0 ;Component mode (single-component or dual-component)24.25. ;VI_COMP_MODE_SINGLE = 0, /*single component mode */26.27. ;VI_COMP_MODE_DOUBLE = 1, /*double component mode */28.29.Clock_edge =1 ;Clock edge mode (sampling on the rising or falling edge)30.31. ;VI_CLK_EDGE_SINGLE_UP=0, /*rising edge */32.33. ;VI_CLK_EDGE_SINGLE_DOWN, /*falling edge */34.35.Mask_num =2 ;Component mask37.Mask_0 =0xFFC0000038.39.Mask_1 =0x040.41.Scan_mode = 1;VI_SCAN_INTERLACED = 042.43. ;VI_SCAN_PROGRESSIVE,44.45.Data_seq =2 ;data sequence (ONLY for YUV format)46.47. ;----2th component U/V sequence in bt112048.49. ; VI_INPUT_DATA_VUVU = 0,50.51. ; VI_INPUT_DATA_UVUV,52.53. ;----input sequence for yuv54.55. ; VI_INPUT_DATA_UYVY = 0,56.59. ; VI_INPUT_DATA_YUYV,60.61. ; VI_INPUT_DATA_YVYU62.63.64.65.Vsync =1 ; vertical synchronization signal66.67. ;VI_VSYNC_FIELD = 0,68.69. ;VI_VSYNC_PULSE,70.71.VsyncNeg=0 ;Polarity of the vertical synchronization signal72.73. ;VI_VSYNC_NEG_HIGH = 0,74.75. ;VI_VSYNC_NEG_LOW /*if VIU_VSYNC_E76.77.Hsync =0 ;Attribute of the horizontal synchronization signal78.81. ;VI_HSYNC_PULSE,82.83.HsyncNeg =0 ;Polarity of the horizontal synchronization signal84.85. ;VI_HSYNC_NEG_HIGH = 0,86.87. ;VI_HSYNC_NEG_LOW88.89.VsyncValid =0 ;Attribute of the valid vertical synchronization signal90.91. ;VI_VSYNC_NORM_PULSE = 0,92.93. ;VI_VSYNC_VALID_SINGAL,94.95.VsyncValidNeg =0;Polarity of the valid vertical synchronization signal96.97. ;VI_VSYNC_VALID_NEG_HIGH = 0,98.99. ;VI_VSYNC_VALID_NEG_LOW101.Timingblank_HsyncHfb =0 ;Horizontal front blanking width102.103.Timingblank_HsyncAct =1280 ;Horizontal effetive width104.105.Timingblank_HsyncHbb =0 ;Horizontal back blanking width106.107.Timingblank_VsyncVfb =0 ;Vertical front blanking height108.109.Timingblank_VsyncVact =720 ;Vertical effetive width110.111.Timingblank_VsyncVbb=0 ;Vertical back blanking height112.113.Timingblank_VsyncVbfb =0 ;Even-field vertical front blanking height(inter lace, invalid progressive)114.115.Timingblank_VsyncVbact=0 ;Even-field vertical effetive width(interlace, i nvalid progressive)116.117.Timingblank_VsyncVbbb =0 ;Even-field vertical back blanking height(inte rlace, invalid progressive)118.121.;----- only for bt656 ----------122.FixCode =0 ;BT656_FIXCODE_1 = 0,123.124. ;BT656_FIXCODE_0125.126.FieldPolar=0 ;BT656_FIELD_POLAR_STD = 0127.128. ;BT656_FIELD_POLAR_NSTD129.130.DataPath =1 ;ISP enable or bypass131.132. ;VI_PATH_BYPASS = 0,/* ISP bypass */133.134. ;VI_PATH_ISP = 1,/* ISP enable */135.136. ;VI_PATH_RAW = 2,/* Capture raw data, for debug */ 137.138.InputDataType=1 ;VI_DATA_TYPE_YUV = 0,VI_DATA_TYPE_RGB = 1, 139.142.143.[vi_chn]144.145.CapRect_X =0146.147.CapRect_Y =0148.149.CapRect_Width=1280150.151.CapRect_Height=720152.153.DestSize_Width=1280154.155.DestSize_Height=720156.157.CapSel =2 ;Frame/field select. ONLY used in interlaced mode158. ;VI_CAPSEL_TOP = 0, /* top field */159. ;VI_CAPSEL_BOTTOM, /* bottom field */160. ;VI_CAPSEL_BOTH, /* top and bottom field */162.PixFormat =19 ;163.164.165.166.SrcFrameRate=-1 ;Source frame rate. -1: not controll 167.168.FrameRate =-1 ;Target frame rate. -1: not controll169.170.171.[vpss_group]172.Vpss_DrEn =FALSE173.174.Vpss_DbEn =FALSE175.176.Vpss_IeEn =TRUE177.178.Vpss_NrEn =TRUE179.180.Vpss_HistEn =TRUE181.182.Vpss_DieMode=0 ;Define de-interlace mode183.184. ;VPSS_DIE_MODE_AUTO = 0,185.186. ;VPSS_DIE_MODE_NODIE = 1,187.188. ;VPSS_DIE_MODE_DIE = 2,189.190.[vpss_chn]191.Vpss_W =1280192.Vpss_H =720193.194.[isp_image]195.196.Isp_W =1280197.198.Isp_H =720199.200.I sp_FrameRate=30201.202.Isp_Bayer =3 ;BAYER_RGGB=0, BAYER_GRBG=1, BAYER_GBRG=2, BAYER_ BGGR=3203.205.[isp_timing]206.207.Isp_WndMode=0 ;WIND_NONE= 0,WIND_HOR= 1,WIND_VER= 2,WIND_A LL= 3,208.209.I sp_HorWndStart=0210.211.Isp_HorWndLength=1280212.213.Isp_VerWndStart=0214.215.Isp_VerWndLength=720216.217.[vb_conf]218.219.VbCnt=8220.221.222.[venc]223.224.RcMode =VENC_RC_MODE_H264CBR226.Gop =30227.228.StatTime =1229.230.ViFrmRate =30231.232.TargetFrmRate=25233.;----- only for VENC_RC_MODE_H264CBR ----------234.BitRate=4096235.FluctuateLevel=1236.;----- only for VENC_RC_MODE_H264VBR ----------237.MaxBitRate =10000238.239.MaxQp=32240.241.MinQp=24242.;----- only for VENC_RC_MODE_H264FIXQP ----------243.IQp=20244.245.PQp=23 246.247.[bind]248.249.V iDev =0 250.251.ViChn =0 252.253.VpssGrp =0 254.255.VpssChn = 0 256.257.VencGrp =0 258.259.VencChn =0 260.261.VoDev =0 262.263.VoChn =0 264.265.V iSnapChn =0266.267.VpssSnapGrp=0 268.269.V pssSnapChn=1 270.271.VencSnapGrp=1 272.273.VencSnapChn=1。

3) 执行source /பைடு நூலகம்tc/profile， 安装交叉编译器的脚本配置的环境变量就可以生效了，或者请重新登陆也可。
5、编译osdrv
参见osdrv目录下readme
6、SDK目录介绍
Hi3518E_SDK_Vx.x.x.x 目录结构如下：
|-- sdk.cleanup # SDK清理脚本
| |-- rootfs_*.tgz # rootfs压缩包
| `-- image_* # 可供FLASH烧写的映像文件，如内核、根文件系统
|-- scripts # 存放shell脚本的目录
在"Hi3518EV200R001***/01.software/board"目录下，您可以看到一个 Hi3518E_SDK_Vx.x.x.x.tgz 的文件，该文件就是Hi3518EV20X/Hi3516CV200 的软件开发包。
2、解压缩SDK包
在linux服务器上（或者一台装有linux的PC上，主流的linux发行版本均可以），使用命令：tar -zxf Hi3518E_SDK_Vx.x.x.x.tgz，解压缩该文件，可以得到一个Hi3518E_SDK_Vx.x.x.x目录。
4、在linux服务器上安装交叉编译器
1）安装uclibc交叉编译器（注意，需要有sudo权限或者root权限）：
进入Hi3518E_SDK_Vx.x.x.x/osdrv/opensource/toolchain/arm-hisiv300-linux目录，运行chmod +x cross.install，然后运行./cross.install即可。
# Demo单板默认为从SPI Flash启动。

2.2.1 Sensor 注册 ISP 库............................................................................................................................... 10 2.2.2 Sensor 注册 3A 算法库........................................................................................................................ 14
邮编：518129
文档版本 02 (2013-09-25)
海思专有和保密信息 版权所有 © 深圳市海思半导体有限公司
ii
Hi3518_ISP_3A 版本 使用指南
前言
前言
概述
本文档描述 Hi3518_ISP_3A 的功能、如何使用与开发。3A 功能包括 AE、AWB、AF。
产品版本
与本文档相对应的产品版本如下。
2 使用者指南......................................................................................................................................6
2.1 软件流程......................................................................................................................................................... 6 2.2 Sensor 对接.................................................................................................................................................... 10

2 系统控制
差异项 MPI
数据结构
Hi3518 HI_MPI_ISP_SetImageAttr HI_MPI_ISP_SetInputTiming HI_MPI_ISP_GetImageAttr HI_MPI_ISP_GetInputTiming HI_MPI_ISP_FreezeFmw HI_MPI_ISP_SetWdrAttr HI_MPI_ISP_SetWdrAttr ISP_IMAGE_ATTR_S ISP_INPUT_TIMING_S ISP_WDR_ATTR_S ISP_SENSOR_REGISTER_S
i
Hi3516A/Hi3516D 与 Hi3518 ISP MPI 差异
前言
符号
说明 表示有中度或低度潜在危险，如果不能避免，可能导致人 员轻微或中等伤害。
表示有潜在风险，如果忽视这些文本，可能导致设备损 坏、数据丢失、设备性能降低或不可预知的结果。
表示能帮助您解决某个问题或节省您的时间。 表示是正文的附加信息，是对正文的强调和补充。
b. 相较 Hi3518，Hi3516A 中使用 HI_MPI_ISP_SetPubAttr 来设置接口相关的参数， 删除了冗余参数 enWndMode，并合并了图像属性和裁剪窗口的图像宽高配置。
文档版本 01 (2014-12-20)
海思专有和保密信息 版权所有 © 深圳市海思半导体有限公司
2
Hi3516A/Hi3516D 与 Hi3518 ISP MPI 差异
b. 相比 Hi3518，Hi3516A 支持的 ISO 最大值增加了，因此对于随 ISO 联动的参数， 其数组大小由 8 扩展为 16。
c. 对支持手动模式和自动模式的功能模块，Hi3516A 重新组织了数据结构：使用操 作类型（ISP_OP_TYPE_E）选择手动或自动模式；手动属性和自动属性分别使用 单独的变量。对于设置接口，当操作类型处于手动模式下，只能设置手动属性； 当操作类型处于自动模式下，只能设置自动属性。对于获取接口，获取操作总是 可以同时获取手动属性值和自动属性值。

compensation, gamma correction, and color enhancement ● Defect pixel correction, denoising, and digital image stabilizer ● ISP tuning tools for PCs
Audio Encoding/Decoding
DDRC GPIO DRAM 512Mb
Hi3518E
RTC ADC
SFC Uart 0 Uart 1 GPIO
clock MAC SDIO
USB 2.0 Host Audio Codec
GPIO GPIO GPIO
OSC
Crystal Temperature
RS232 RS485
Photo Nor resistance Flash
● Output － One BT.1120 VO interface for connecting to the external HDMI or SDI, maximum performance of 1080p@30 fps
Audio Interfaces
● Integrated audio CODEC, supporting 16bit audio inputs and outputs
● Multi-stream encoding ● Bit rate control in CBR, VBR, or ABR
mode, bit rate ranging from 16 kbit/s to 20 Mbit/s ● Encoding of eight ROIs ● OSD overlay of eight regions before encoding

海思MPP视频处理平台流程简介海思MPP视频处理平台流程简介hisi芯⽚系统概述⾸先先来了解⼀下海思芯⽚SOC，下图是hi3519A芯⽚设计图 图1　hi3519AV100 芯⽚设计图芯⽚的设计图有助于我们对海思的图像处理有⼀个⼤致的了解，从上图中我们可以看到，芯⽚SOC⾥集成了众多控制芯⽚，⽐如负责深度学习的NNIE硬核，负责图像处理的IVE硬核，视频编解码单元H265/H264Codec，以及图像处理单元ISP等。

为了减少⽤户对于硬件的直接操作，海思为⽤户封装了许多对于硬件的操作接⼝，能够控制芯⽚完成相应的媒体处理功能，对上屏蔽了硬件的处理细节，⽤户能够将精⼒集中在业务功能上，达到快速开发的⽬的。

这些相关硬件接⼝就构成了下图中的媒体软件处理平台层。

我们进⾏视频图像的处理主要是要调⽤该层提供的相关接⼝来完成相应的功能，也必须要按照它提供的操作流程来执⾏相关功能的完成，所以需要熟悉它提供的相关接⼝的使⽤⽅法和使⽤限制，开发⼿册中提供了系统的处理流程以及具体的API描述，仔细阅读该⽂档能帮助我们更好地完成开发⼯作。

图2 海思35xx 系统层次图海思媒体软件处理平台概述海思媒体处理平台的主要内部处理流程如图3所⽰，主要分为 VI-视频输⼊，VPSS-视频处理，VENC-视频编码，VDEC-视频解码，VO-视频输出，AVS-视频拼接等模块 图 3 mpp 内部处理流程图从上图可以看出，可以根据⽤户需求完成多种⽅案实现，⽐如视频输出，视频监控等⽅案。

有的功能单个模块就能完成，⽽更多的功能则需要依赖模块之间“联动”完成。

各个模块之间的关系，⽐如，第⼀条pipeline是：sensor -> VI -> VPSS -> VENC -> 压缩码流或者 sensor -> VI -> VPSS -> VO -> 显⽰屏，这应该是单⽬相机上常⽤的pipeline。

注意
您购买的产品、服务或特性等应受海思公司商业合同和条款的约束，本文档中描述的全部或部分产 品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，海思公司对本文档内容不 做任何明示或默示的声明或保证。
由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用 指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。
2 PCB 设计建议................................................................................................................................14
2.1 小系统 PCB 设计建议 ................................................................................................................................. 14 2.1.1 小系统电源 ......................................................................................................................................... 14 2.1.2 时钟和复位电路.................................................................................................................................. 16 2.1.3 Flash 设计............................................................................................................................................. 16 2.1.4 网口信号设计...................................................................................................................................... 16

4.海思Hi3519AMPP从⼊门到精通（四视频输出）VO(Video Output,视频输出)模块主动从内存相应位置读取视频和图形数据,并通过相应的显⽰设备输出视频和图形。

1. 基本概念3519A芯⽚⽀持的显⽰/回写设备、视频层和图形层见下表。

注:缩写解释DHD0:Device HD0,超⾼清设备 0。

DHD1:Device HD1,⾼清设备 1。

VHD0:Video layer of HD0,超⾼清视频层 0,⾪属于 DHD0。

VHD1:Video layer of HD1,⾼清视频层 1,⾪属于 DHD1。

VHD2:Video layer of HD 2,⾼清视频层 2,Hi3559AV100 上⾪属于 DHD0, Hi3519AV100/Hi3556AV100 上可以绑定⾄ DHD0 或者DHD1,⽤作 PIP 层。

WD:Write Back Channel Device,回写通道设备。

2. 模块划分视频输出(VO)实现启⽤视频输出设备或通道、发送视频数据到输出通道等功能。

该功能模块提供以下 API(Application Programming Interface,应⽤程序编程接⼝),下⾯分别从设备、视频层、通道、回写、图形层等⽅⾯进⾏介绍。

3. 模块功能3.1 视频回写将回写设备称之为 WD(Write Back Channel Device)。

回写功能:捕获视频层和设备级的视频数据,可⽤于显⽰和编码。

回写设备的使⽤依赖于被回写的设备,既可以回写设备级(视频层与图形层叠加后)的视频数据,也可以回写视频层的数据。

3.2 通道SDK 将通道归属于视频层管理,⼀个视频层上可显⽰多个视频,每⼀个视频显⽰区域称为⼀个通道,视频被限制通道内,通道被限制在视频层内。

对于⼀个视频层,其上⾯的通道都是独⽴的。

同时,不同的视频层上的通道也是独⽴的。

对于通道的排号上⾯不存在跨层的连续。

对于系统绑定,应该使⽤视频层号和通道号来进⾏绑定配置;另外,对于回写的图像作为输出源时,需要使⽤回写内容所在的设备号和 0 通道号进⾏绑定配置。

海思3518e方案是一种广泛应用于视频监控、智能家居、车载电子等领域的芯片方案。

作为一款高性能、低功耗的方案，它在市场上享有很高的声誉。

本文将从的概述、技术特点、应用领域和未来发展趋势等方面进行探讨。

一、概述是海思半导体（Hisilicon）公司基于ARM架构开发的一款芯片方案。

该方案采用了先进的工艺技术，拥有较高的处理能力和较低的功耗。

同时，它还具备一系列丰富的外设接口和高性能的图像处理能力，适用于多种嵌入式应用领域。

二、技术特点1. 高性能处理能力采用了四核ARM Cortex-A7处理器，主频可达到1.2GHz。

此外，它还集成了一颗强大的图像处理单元（ISP），支持高清视频编解码和图像处理功能。

这些技术的综合应用，使得在处理多路高清视频和图像数据时表现出色。

2. 丰富的外设接口提供了丰富的外设接口，包括以太网口、USB接口、串口等。

这些接口的存在使得开发者可以方便地与其他外部设备进行通信，从而实现更为复杂的功能要求。

3. 低功耗设计在功耗控制方面拥有出色的性能。

采用先进的节能技术，该方案能够有效降低功耗，并延长应用设备的续航时间，提高整体系统的可靠性。

三、应用领域1. 视频监控在视频监控领域得到广泛应用。

其高性能处理器和图像处理单元能够实时处理多路高清视频和图像数据，为安防行业提供了可靠的解决方案。

同时，丰富的外设接口也方便了与其他设备的连接与通信。

2. 智能家居随着智能家居的兴起，在该领域也有着广泛应用。

它可以实现家庭安防、智能设备管理等功能，为用户带来更加智能化的家居体验。

同时，低功耗设计也符合智能家居设备长时间运行的要求。

3. 车载电子还适用于车载电子领域。

它能够处理多路车内外监控视频和图像数据，保障车内安全。

此外，该方案还支持车载多媒体系统、车载导航等功能的实现。

四、未来发展趋势随着物联网、人工智能等技术的快速发展，在未来有望得到更广泛的应用。

例如，在智能安防领域，可结合人脸识别、行为分析等技术，实现更加智能化的监控系统。

4 附录................................................................................................................................................13
产品版本
与本文档相对应的产品版本如下。
产品名称 Hi3518A 芯片 Hi3518C 芯片 Hi3516C 芯片
产品版本 V100 V100 V100
读者对象
本文档（本指南）主要适用于以下工程师： z 技术支持工程师 z 软件开发工程师
修订记录
修订记录累积了每次文档更新的说明。最新版本的文档包含以前所有文档版本的更新 内容。
4.2 用 mkdosfs 工具格式化 ............................................................................................................................... 15 4.3 挂载目录....................................................................................................................................................... 15 4.4 读写文件....................................................................................................................................................... 15

Hi3515 Demo 单板用户指南
2 硬件介绍
2 硬件介绍
2.1 结构与接口
Hi3515 Demo 单板连接示意如图2-1 所示，整个开发系统由主板1和接口板2组成。
结构连接示意图2-1-1：
音频/视频输出、8路视频输入、RS485/报警输入接口板示意图2-1-2：
Hi3515 Demo 单板用户指南 主板示意图2-1-3：
文档版本 01 (2010-03-26)
3 操作指南
Hi3515 Demo 单板 用户指南
3.5 超级终端配置
使用 PC 机的超级终端，可以通过串口对单板进行配置和操作。启动 PC 机的超级终端， 配置参数如图 3-1 所示，设置后进行保存，方便下次操作。
图3-1 超级终端配置图
3.6 单板启动
单板上电后，若是设置自启动，则会出现提示：
文档版本 01 (2010-03-26)
约定
数值单位约定
数据容量、频率、数据速率等的表达方式说明如下。
类别
符号
数据容量（如 RAM 容量） 1K
1M
1G
频率、数据速率等
1k
1M
1G
对应的数值 1024 1,048,576 1,073,741,824 1000 1,000,000 1,000,000,000
文档版本 01 (2010-03-26)
Hi3515 Demo 单板 用户指南
ETH PC调试
电视机/音箱
音视频解码
SATA硬盘
1.2 功能特性
Hi3515 Demo 单板具有以下功能特性：
z 支持 8 路 CVBS 输入，H264 Main Profile @ Level 3 视频编解码，最大编码能力为 4D1。