下载文档原格式
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
《组合逻辑电路》练习题及答案[3.1]分析图P3.1电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]、Z=0A、1时A3.3所示。
P3.4所示。
M S单独工点时M L和要求电路真值表中的C A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到：C B A M S +=， B M L =（M S 、M L的1状态表示工作，0状态表示停止）。
逻辑图如图A3.4(b)。
[3.5] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。
可以采用各种逻辑功能的门电路来实现。
[解] 题3.5的真值表如表A3.5所示。
D 4、D 3与足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。
74LS148的逻辑图如图P3.7所示，其功能表如表P3.7所示。
表 P3.7 74LS148的功能表A 、B 、C 、L 1、0为0000～2）工作，P3.10输 入21O 123用外加与非门实现之，如图A3.10所示。
[3.11] 画出用4线-16线译码器74LS154（参见题3.9）和门电路产生如下多输出逻辑函数的逻辑图。
[解]电路图如图A3.11所示。
[3.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。
输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。
[解] 设a i 为被减数，b i 为减数，c i-1为来自低位的借位，首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。
最后外加与非门[3.13] 74LS153[解] [3.14]如表P3.14 [解][3.15][解] [3.16] [解] 与4选1[3.17][解] 则 D =41507632 如图A3.17所示。
[3.18] 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数[解] 将Y 变换成最小项之和形式。
第3章组合逻辑电路习题解答复习思考题3-1组合逻辑电路的特点？从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3编码器与译码器的工作特点？编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习题3-1试分析图3.55所示各组合逻辑电路的逻辑功能。
解：(a)图(1)由逻辑图逐级写出表达式：Y(AB)(CD)(2)化简与变换：令Y1ABY2CD则YY1Y2(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
(b)图(1)由逻辑图逐级写出表达式：BA(2)化简与变换：Y=1由此可见，无论输入是什么状态，输出均为1 3-2试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。
第章组合逻辑电路习题解答公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]复习思考题3-1 组合逻辑电路的特点从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表。
输入中间变量中间变量 输出 A B C DY 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 10 1 1 0 00 1 1 0 1(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
错了自我检测题有些题答案1组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。
2. 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。
3. 8线一3线优先编码器74LS148的优先编码顺序是匚、匚、I5、…、匚，输出为丫2 Y i Y o。
输入输出均为低电平有效。
当输入I7 I6 I5…I o为时，输出丫2 Y i Y o为010<4. 3线一8线译码器74HC138处于译码状态时，当输入 AAA=001时，输出Y7〜丫0 =__5 •实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器6 •根据需要选择一路信号送到公共数据线上的电路叫数据选择器。
7•一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y A> B)、YZ)和Y(A V B)，则Y(A>B)的逻辑表达式为^AB。
&能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。
9 •多位加法器采用超前进位的目的是简化电路结构x o(v，x )10. __________________________________ 组合逻辑电路中的冒险是由于引起的。
A.电路未达到最简 B .电路有多个输出C.电路中的时延 D .逻辑门类型不同11. 用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的A.在输出级加正取样脉冲 B .在输入级加正取样脉冲C.在输出级加负取样脉冲 D .在输入级加负取样脉冲12. __________________________ 当二输入与非门输入为 变化时，输出可能有竞争冒险。
A. 01~ 10 B . 00 T 10 C . 10 T 11 D . 11~ 01 13. ____________________________________________ 译码器74HC138的使能端取值为 ________________________________________________ 时，处于允许译码状态。
思考题：题3.1.1 组合逻辑电路在结构上不存在输出到输入的 ，因此 状态不影响 状态。
答：反馈回路、输出、输入。
题3.1.2 组合逻辑电路分析是根据给定的逻辑电路图，而确定 。
组合逻辑电路设计是根据给定组合电路的文字描述，设计最简单或者最合理的 。
答：逻辑功能、逻辑电路。
题3.2.1 一组合电路输入信号的变化顺序有以下三种情况，当 时，将可能出现竞争冒险。
（A ）00→01→11→10 （B ）00→01→10→11 （C ）00→10→11→01 答：B题3.2.2 清除竞争冒险的常用方法有（1）电路输出端加 ；（2）输入加 ；（3）增加 。
答：电容，选通脉冲，冗余项。
题3.2.3 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。
（ ） 答：×题3.2.4 根据毛刺产生的方向，组合逻辑的冒险可分为 冒险和 冒险。
答：1型、0型。
题3.2.5 传统的判别方法可采用 和 法来判断组合电路是否存在冒险。
答：代数法、卡诺图。
题3.3.1 进程行为之间执行顺序为 ，进程行为内部执行顺序为 。
答：同时、依次。
题3.3.2 行为描述的基本单元是 ，结构描述的基本单元是 。
答：进程、调用元件语句。
题3.3.3 结构体中的每条VHDL 语句的执行顺序与排列顺序 。
答：无关题3.4.1串行加法器进位信号采用 传递，而并行加法器的进位信号采用 传递。
（A ）超前，逐位 （B ）逐位，超前 （C ）逐位，逐位 （D ）超前，超前 答：B题3.4.2 一个有使能端的译码器作数据分配器时，将数据输入端信号连接在 。
答：使能端题 3.4.3 优先编码器输入为70I I -（0I 优先级别最高），输出为2F 、1F 、0F （2F 为高位）。
当使能输入00,651====I I I S 时，输出012F F F 应为 。
答：110题3.4.4 用4位二进制比较器7485实现20位二进制数并行比较，需要 片。
(完整)3组合逻辑电路习题解答自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器,输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果：Y (A ＞B )、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B ）的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
(√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
组合逻辑电路 习题选解及参考答案一、填空题：1．组合逻辑电路的输出仅与输入的状态 有关。
2．共阳极的数码管输入信号的有效电平是 低 电平。
二、选择题：1.组合电路的输出取决于（ a ）。
a.输入信号的现态b.输出信号的现态c.输入信号的现态和输出信号变化前的状态2.组合电路的分析是指 （ c ）a.已知逻辑图，求解逻辑表达式的过程b.已知真值表，求解逻辑功能的过程c.已知逻辑图，求解逻辑功能的过程3.电路如图所示，其逻辑功能为 （ b ）a.“与”门，其表达式F=ABCDb.”与或非“门，其表达式c.”与非“门，其表达式4.组合逻辑电路的设计是指（ a ）a.已知逻辑要求，求解逻辑表达式并画逻辑图的过程b.已知逻辑要求，列真值表的过程c.已知逻辑图，求解逻辑功能的过程5. 组合电路是由 （ a ）a.门电路构成b.触发器构成c. a 和b三、判断正误题：1．组合逻辑电路的输出只取决于输入信号的现态。
（对）2. 组合逻辑电路中的每一个门实际上都是一个存储单元。
（错）F AB CD =+F AB CD =*四、分析、化简：1．写出图示逻辑电路的逻辑表达式及真值表。
解：(a)（b (a)真值表 (b)真值表2．化简下列逻辑函数① ②③③12312312Y A B C Y A B Y Y Y Y B A B C A B B ABC AB BY Y Y B AB B AB B A A B AB ⎫=++⎪⎪=+==++=+++++=++⎬⎪=++⎪⎭=+=+=+（1+）或ABC C B A C AB BC A C B A ++++D C B AB BC A +++()C B AB C A C B A ++++。
习题3组合逻辑电路分析与设计数字电子技术含答案(总11页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--习题 3组合逻辑电路分析与设计数字电子技术[题] 分析图题所示电路，列出真值表，写出输出函数表达式，并说明电路的逻辑功能。
解：由电路图得真值表如下所示：所以：A B时，11Y12A B 时，31Y =A B =时，21Y =电路实现比较器的功能。
A ，B 是输入；Y 1，Y 2，Y 3分别是A<B ，A=B ，A>B 时的输出。
[题] 分析图题所示电路，说明电路的逻辑功能。
解：电路的逻辑函数表达式为：(10Y S EN A S EN B EN Y EN ⎧=⋅⋅+⋅⋅=⎪⎨=⎪⎩时）；输出高阻态（时）电路的逻辑功能是：在使能条件EN=1且S=0时，输出A ；在使能条件EN=1且S=1时，输出B ；使能条件EN=0时，输出高阻态。
电路实现数据选择器的功能。
[题] 图题是一个密码锁控制电路。
开锁条件是必须将开锁开关闭合，且要拨对密码。
如果以上两个条件都得到满足，开锁信号为1，报警信号为3 0，即锁打开而不报警。
否则，开锁信号为0，报警信号为1。
试分析该电路的密码是多少。
解：1Y S ABCD =⋅2Y S ABCD =⋅分析电路可知：电路的密码是1001。
[题] 图题所示电路由4位二进制比较器7485和4位二选一数据选择器74157组成。
其中74157控制端B A /的控制作用为：B A /=0时，Y i =A i ,否则，Y i =B i 。
试分析图示电路的逻辑功能。
解：当A B ≤时，输出A ；当AB 时，输出B ；所以电路的功能是输出A ，B 中较小的数。
4 [题] 某建筑物的自动电梯系统有五个电梯，其中三个是主电梯（设为A 、B 、C ），两个备用电梯。
当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。
现需设计一个监控主电梯的逻辑电路，当任何两个主电梯运行时，产生一个信号（Y 1）,通知备用电梯准备运行；当三个主电梯都在运行时，则产生另一个信号（Y 2），使备用电梯主电源接通，处于可运行状态。
3组合逻辑电路习题解答 33自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．8线—3线优先编码器74LS148处于编码状态时，当输入76I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。
3．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
4．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
5．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
6．一位数值比较器的输出比较结果Y (A ＞B )的逻辑表达式为B A 。
7．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
8．多位加法器采用超前进位的目的是 提高速度 。
9．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
10．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011B ．100C ．101D ．01011．数据分配器和 有着相同的基本电路结构形式。
A ．加法器B ．编码器C ．数据选择器D ．译码器 12．在二进制译码器中，若输入有4位代码，则输出有 个信号。
A ．2 B ．4 C ．8 D ．1613．BCD-7段显示译码器74LS48，当 时，使本该显示的0熄灭。
B ．灭零输入RBI 为0C ．灭零输入RBI 为1，且数据输入为0D ．灭零输入RBI 为1 14．比较两位二进制数A=A 1A 0和B=B 1B 0，当A =B 时输出F =1，则F 表达式是 。
A ．F A B A B =⊕⊕⊕ B ．1100()()F A B A B =C D ．11001100F A B A B A B A B =+ 1510和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。
A ．A F =B ．0101B A F ++=D ．0011B A B A F ++=级联输入I A ＜B 、I A=B 、I A ＞B 分别接001，当输入二个相等的4位数据时，输出F A ＜B 、F A=B 、F A ＞B 分别为 。
3组合逻辑电路习题解答34 A．010 B．001 C．100 D．01117．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要个异或门。
A．2 B．3 C．4 D．518．在图T3.18中，能实现函数CBBAF+=的电路为。
AB FCBACF（a）（b）（c）图T3.18A．电路（a）B．电路（b）C．电路（c）D．都不是19．组合逻辑电路中的冒险是由于引起的。
A．电路未达到最简B．电路有多个输出C．电路中的时延D．逻辑门类型不同20．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A．在输出级加正取样脉冲B．在输入级加正取样脉冲C．在输出级加负取样脉冲D．在输入级加负取样脉冲21．当二输入与非门输入为变化时，输出可能有竞争冒险。
A．01→10B．00→10C．10→11D．11→01习题1．分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。
3组合逻辑电路习题解答 35A B CS图P3.1解： CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（AC BC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。
2．电路如图P3.2所示，图中①~⑤均为2线—4线译码器。
（1）欲分别使译码器①~④处于工作状态，对应的C 、D 应输入何种状态（填表P3.2-1）；（2）试分析当译码器①工作时，请对应A 、B 的状态写出1310Y ~Y 的状态（填表P3.2-2）；3组合逻辑电路习题解答 36（3）说明图P3.2的逻辑功能。
表P3.2-1 表P3.2-213Y 12Y 11Y 10Y 23Y 22Y 21Y 20Y 33Y 32Y 31Y 30Y 43Y 42Y 41Y 40Y图P3.2解：逻辑功能：由74LS139构成的4线—16线译码器3．图P3.3所示电路是由3线-8线译码器74HC138及门电路构成的地址译码电路。
试列出此译码电路每个输出对应的地址，要求输入地址A 7A 6A 5A 4A 3A 2A 1A 0用十六进制表示。
3组合逻辑电路习题解答 37A 3A 4A 5A 6A 7图P3.3解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码，因此E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1； 0763=+=A A E ，即A 6＝0，A 7＝0。
所以，该地址译码器的译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～00111111，用十六进制表示即为38H ～3FH 。
输入、输出真值表如表P3.3-1所示。
表3.3-1 地址译码器的真值表10B AC L图P3.43组合逻辑电路习题解答 38解：由图写出逻辑函数并化简，得02460246L Y Y Y Y Y Y Y Y A B C ABC AB C ABC C ==+++=+++=5．试用一片3线-8线译码器74HC138和与非门实现逻辑函数F AB BC =+。
解：F AB BC ABC ABC ABC ABC =+=+++100B AC6．试用一片3线-8线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD 中有偶数个1时输出为1，否则为0。
（ABCD 为0000时视作偶数个1）。
解：解法一：ABCD D C AB D C B A D C B A D BC A D C B A CD B A D C B A F +++++++= ABCD D C B A D C B A CD B A D C AB D C B A D BC A D C B A ++++++++=D ABC C B A C B A C B A D C AB C B A BC A C B A ）（）（+++++++=D C AB C B A BC A C B A D C AB C B A BC A C B A ）（）（+++++++=D C AB C B A BC A C B A ⊕+++=）（ D C AB C B A BC A C B A ⊕⋅⋅⋅=）（连接图AB C 100FC DF解法2：ABCD D C AB D C B A D C B A D BC A D C B A CD B A D C B A F +++++++=()()()()AB C D AB C D AB C D AB C D =⊕+⊕+⊕+⊕7．用一个8线-3线优先编码器74HC148和一个3线-8线译码器74HC138实现3位格雷码→3位二进制码的转换。
解：根据下表可得到连线图：3组合逻辑电路习题解答 39B 1B 0B 2G G G8．图P3.8所示为六段LED 显示器。
它可以显示上下左右四个方向之一，实线表示亮，虚线表示不亮。
设计一个显示译码器，输入为两位二进制码A 1A 0，输出为六段显示码a ～f 。
A 1A 0为00时，显示朝右箭头；A 1A 0为01时，显示朝下箭头；A 1A 0为10时，显示朝左箭头；A 1A 0为11时，显示朝上箭头。
输出逻辑1表示亮，逻辑0表示不亮。
要求写出设计过程。
abc de f图P3.83组合逻辑电路习题解答 40逻辑表达式：1A a =，0101A A A A b +=，1A c =，0101A A A A d +=，0A e =， 0A f =逻辑图：A 0ab c d e fA 19．由4选1数据选择器构成的组合逻辑电路如图P3.9所示，请画出在图P3.10所示输入信号作用下，L 的输出波形。
A B C L图P3.9解：4选1数据选择器的逻辑表达式为： 301201101001D A A A D A D Y +++=将A 1=A ，A 0=B ，D 0=1，D 1=C ，C D =2，D 3=C 代入得 ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=根据表达式可画出波形图：3组合逻辑电路习题解答 41CA BL10．已知用8选1数据选择器74LS151构成的逻辑电路如图P3.10所示，请写出输出L 的逻辑函数表达式，并将它化成最简与-或表达式。
图P3.10解：（1）写出逻辑函数表达式： C AB C B A BC A C B A C B A L ++++=（2）用卡诺图化简1111010010110101L BCAB AC L +=11．试用8选1数据选择器74LS151实现逻辑函数L =AB +AC 。
解：567m m m ABC C B A ABC C AB AC AB L ++=+++=+=3组合逻辑电路习题解答 42112．用8选1数据选择器74LS151设计一个组合电路。
该电路有3个输入A 、B 、C 和一个工作模式控制变量M ，当M =0时，电路实现“意见一致”功能（A ，B ，C 状态一致时输出为1，否则输出为0），而M =1时，电路实现“多数表决”功能，即输出与A ，B ，C 中多数的状态一致。
解：真值表CMAB C B MA BC A M ABC C B A M MABC C MAB C B MA BC A M ABC M C B A M F ++++=+++++=电路图AB M13．试用4选1数据选择器74LS153（1/2）和最少量的与非门实现逻辑函数 D C B D C C A F ++=。
3组合逻辑电路习题解答 43解：D C B D C D D C A D C B D C C A F +++=++=)(0⋅+++=+++=CD D C D C A D C AB D C B D C D C A D C A令A 1=C ，A 0=D ，AB D =0，A D =1，D 2=1，D 3=0 连线图：BA A14．P （P 2P 1P 0）和Q （Q 2Q 1Q 0）为两个三位无符号二进制数，试用一片74LS138和一片74LS151设计如下组合电路：当P =Q 时输出F =1，否则F =0。
