下载文档原格式
数字电路考研康华光电子技术基础数字部分考研真题与笔记一、数电考研考点复习笔记1.1 复习笔记本章是《电子技术基础数字部分》的开篇，主要讲述了模拟信号和数字信号以及数字信号的描述方法，进而讨论了数制、二进制的算术运算、二进制代码和数字逻辑的基本运算，是整本教材的学习基础。
笔记所列内容，读者应力求理解和熟练运用。
一、模拟信号与数字信号1模拟信号和数字信号（见表1-1-1）表1-1-1 模拟信号和数字信号2数字信号的描述方法（见表1-1-2）表1-1-2 数字信号的描述方法3数字波形详细特征（1）数字波形的两种类型见表1-1-3表1-1-3 数字波形的类型（2）周期性和非周期性与模拟信号波形相同，数字波形亦有周期型和非周期性之分。
周期性数字波形常用周期T和频率f来描述。
脉冲波形的脉冲宽度用表示，所以占空比（3）实际数字信号波形在实际的数字系统中，数字信号并不理想。
当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。
图1-1-1为非理想脉冲波形。
图1-1-1 非理想脉冲波形（4）波形图、时序图或定时图波形图、时序图或定时图概述见表1-1-4。
表1-1-4 波形图、时序图或定时图概述时序图和定时图区别与特征见表1-1-5。
表1-1-5 时序图、定时图特征二、数制1几种常用的进制（见表1-1-6）表1-1-6 几种常用的进制2进制之间的转换（1）其他进制转十进制任意一个其他进制数转化成十进制可用如下表达式表示：其中R表示进制，Ki表示相应位的值。
例如（二进制转十进制）：（1011.01）2＝1×23＋0×22＋1×21＋1×20＋0×2－1＋1×2－2＝（11.25）10。
（2）十进制转二进制①整数部分的转换：将十进制数除以2，取所余数为k0；将其商再除以2，取其余数为k1，……以此类推，直到所得商等于0为止，余数k n…k1k0（从下往上排）即为二进制数。
《数字电路》考研复习大纲一.考试要求掌握逻辑基础，掌握组合逻辑分析及设计，掌握时序逻辑特征，掌握时序逻辑电路分析和设计，掌握中规模逻辑电路的应用，掌握脉冲信号的产生和整形，了解A/D和D/A的基本特性及其应用。
二.考试方式和考试时间1．考试方式：硕士研究生入学数字电路考试为笔试，总分75，考试时间为90分钟。
2.参考书：康华光电子技术基础（数字部分）（第五版）高等教育出版社3.试题分数分配：一. 组合电路分析 15分二. 组合电路设计 15分三. 时序电路分析 15分四. 时序电路设计 15分五．其他 15分三、考试内容、考试要求第一章制数、码制与半导体器件开关运用特性（1）熟知数制与码制的概念、表示方法、性质及相互转换，（2）掌握二极管、三极管MOS管的开关运用特性。
第二章逻辑代数基础（1）逻辑代数的基本定理和规则，（2）逻辑函数的化简。
第三章逻辑门电路（1）熟知基本逻辑门电路以及集成逻辑门电路工作原理和外特性，（2）熟练掌握TTL与非门及其它功能的TTL、 CMOS逻辑门。
第四章组合逻辑电路（1）熟练掌握组合逻辑电路的分析方法，（2）深刻理解全加器、代码转换、数值比较、译码、数据选择、数据分配、奇偶检测等典型电路的概念和功能，掌握它们的分析和设计方法。
第五章触发器（1）深刻理解触发器的性质，熟练掌握其功能，（2）理解触发器的结构，熟练其触发方式。
第六章时序逻辑电路（1）同步时序逻辑电路的分析；（2）同步时序逻辑电路的设计；（3）典型同步时序逻辑电路设计举例。
第七章采用中规模集成电路的逻辑设计（1）深刻理解几种常见的中规模集成电路（译码器、多路选择器、数值比较器、加法器、寄存器、计数器）的外部特性和逻辑功能，（2）熟练应用中规模集成电路进行逻辑电路设计。
第八章半导体存储器和可编程逻辑器件（1）RAM容量的扩展方法；(2) 可编程逻辑器件的基本特征及编程原理。
第九章脉冲的产生和整形（1）深刻理解555定时器的电路组成和功能；（2）熟练掌握施密特触发器、单稳态触发器及多谐振荡器电路构成及其应用。
第一章 数字集成电路介绍第一个晶体管，Bell 实验室，1947第一个集成电路，Jack Kilby ，德州仪器，1958 摩尔定律：1965年，Gordon Moore 预言单个芯片上晶体管的数目每18到24个月翻一番。
(随时间呈指数增长)抽象层次：器件、电路、门、功能模块和系统 抽象即在每一个设计层次上，一个复杂模块的内部细节可以被抽象化并用一个黑匣子或模型来代替。
这一模型含有用来在下一层次上处理这一模块所需要的所有信息。
固定成本（非重复性费用）与销售量无关；设计所花费的时间和人工；受设计复杂性、设计技术难度以及设计人员产出率的影响；对于小批量产品，起主导作用。
可变成本 （重复性费用）与产品的产量成正比；直接用于制造产品的费用；包括产品所用部件的成本、组装费用以及测试费用。
每个集成电路的成本=每个集成电路的可变成本+固定成本/产量。
可变成本=（芯片成本+芯片测试成本+封装成本）/最终测试的成品率。
一个门对噪声的灵敏度是由噪声容限NM L （低电平噪声容限）和NM H （高电平噪声容限）来度量的。
为使一个数字电路能工作，噪声容限应当大于零，并且越大越好。
NM H = V OH - V IH NM L = V IL - V OL 再生性保证一个受干扰的信号在通过若干逻辑级后逐渐收敛回到额定电平中的一个。
一个门的VTC 应当具有一个增益绝对值大于1的过渡区(即不确定区)，该过渡区以两个有效的区域为界，合法区域的增益应当小于1。
理想数字门 特性：在过渡区有无限大的增益；门的阈值位于逻辑摆幅的中点；高电平和低电平噪声容限均等于这一摆幅的一半；输入和输出阻抗分别为无穷大和零。
传播延时、上升和下降时间的定义传播延时tp 定义了它对输入端信号变化的响应有多快。
它表示一个信号通过一个门时所经历的延时，定义为输入和输出波形的50%翻转点之间的时间。
上升和下降时间定义为在波形的10%和90%之间。
对于给定的工艺和门的拓扑结构，功耗和延时的乘积一般为一常数。
《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。
电路结构特点：只有门电路，不含存储（记忆）单元。
2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。
优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。
3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。
显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。
5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。
全加器：带低位进位的两个 1 位⼆进制数相加的电路。
超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。
6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。
7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。
竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。
消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。
2.由函数式列出真值表；3.根据真值表说明电路功能。
(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。
逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。
(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。
3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。
4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。
"数字电子技术"重要知识点汇总一、主要知识点总结和要求1．数制、编码其及转换：要求：能熟练在10进制、2进制、8进制、16进制、8421BCD、格雷码之间进展相互转换。
举例1：〔37.25〕10= ( )2= ( )16= ( )8421BCD解：〔37.25〕10= ( 100101.01 )2= ( 25.4 )16= ( 00110111.00100101 )8421BCD 2．逻辑门电路：(1)根本概念1〕数字电路中晶体管作为开关使用时，是指它的工作状态处于饱和状态和截止状态。
2〕TTL门电路典型高电平为3.6 V，典型低电平为0.3 V。
3〕OC门和OD门具有线与功能。
4〕三态门电路的特点、逻辑功能和应用。
高阻态、高电平、低电平。
5〕门电路参数：噪声容限V NH或V NL、扇出系数N o、平均传输时间t pd。
要求：掌握八种逻辑门电路的逻辑功能；掌握OC门和OD门，三态门电路的逻辑功能；能根据输入信号画出各种逻辑门电路的输出波形。
举例2：画出以下电路的输出波形。
解：由逻辑图写出表达式为：C+==，则输出Y见上。
+Y+AABBC3．根本逻辑运算的特点：与运算：见零为零，全1为1；或运算：见1为1，全零为零；与非运算：见零为1，全1为零；或非运算：见1为零，全零为1；异或运算：相异为1，一样为零；同或运算：一样为1，相异为零；非运算：零变 1， 1 变零；要求：熟练应用上述逻辑运算。
4. 数字电路逻辑功能的几种表示方法及相互转换。
①真值表〔组合逻辑电路〕或状态转换真值表〔时序逻辑电路〕：是由变量的所有可能取值组合及其对应的函数值所构成的表格。
②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。
③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。
④逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。
⑤波形图或时序图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。
数制和编码先介绍常见的十进制数，然后介绍二进制、十六进制，再介绍各进制数的相互转换，最后讲述十进制的二进制编码形式。
一、十进制数：按照进位方式进行计数的制度称进位计数制。
进位计数制中有两个基本要素：基数和权值。
十进制数的基数是10（0～9），权值是10ｉ（ｉ是数字所处位置的序号）。
特点是逢10进1。
例：（567.8)10＝5×102+6×101+7×100+8×10-1二、二进制数:计算机内部使用的数值符号只有两个:0和1。
外界的各种信息（数字、符号、图像）到了计算机内部都由0、1两个数字组成。
二进制数的基数是2，权值是2ｉ，特点是逢2进1。
例：（101101.1)2＝1×25+0×24+1×23+1×22+0×21+1×20+1×2-1＝32+8+4+1+0.5=45.5三、十六进制数:二进制数的缺点是位数多,不易书写和记忆,为此我们常采取十六进制数.十六进制数的基数是16(0～9,A～F)，位权是16ｉ。
特点是逢十六进一。
页脚内容1例:(2B.A)16＝２×16+11×1+10/16＝(43.625)104B7+84C＝(D03)16四、数制转换：1.任意Ｒ进制数转换成十进制数：只需将其按权展开的多项式求和。
例：(11011.01)2＝1×24+1×23+0×22+1×21+1×20+0×2-1+1×2-2＝(27.25)10(FC)16＝15×161+12×160＝(252)102.十进制数转换成二进制数：分为整数部分和小数部分。
整数部分采取“除基取余法”：将要转换的十进制整数除以2，取余数作为二进制整数的最低位Ｋ0，将商继续除以2，再取商的余数作为次低位Ｋ1，这样不断除，直到商为0，最后的余数作为二进制整数的最高位Ｋn。
同学们，数电这门课程考察的主要是一些二进制、十进制和十六进制之间转 换，还有就是一些简单的逻辑公式的推理，常用公式的简单计算等等，不是 很难但考察多样，这部分课程不会很难，而且考察的题量也比较小，主要就 是一些逻辑运算和基本门电路的考察。
第一章 逻辑代数基础知识要点一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码（此部分大家查阅一下课本，编者在此不列出具体公式了。
）二、逻辑代数的三种基本运算以及 5 种复合运算的图形符号、表达式和真值表：与、或、非逻辑代数的基本公式消去律： A + AB = A + B 多余项定律： AB + AC + BC = AB + AC反演定律： AB = A + B 基本规则：反演规则和对偶规则四、逻辑函数的三种表示方法及其互相转换逻辑函数的三种表示方法为：真值表、函数式、逻辑图会从这三种中任一种推出其它二种逻辑函数的最小项表示法：最小项的性质；五、逻辑函数的化简：要求按步骤解答1、 利用公式法对逻辑函数进行化简2、 利用卡诺图对逻辑函数化简3、 具有约束条件的逻辑函数化简AB + AB = AA+ B = A • BAB + AB = AB + A B吸收律： A + AB = A逻辑代数常用公式：三、逻辑代数的基本公式和常用公式、基本规则例1.1 利用公式法化简 F ( ABCD) = ABC + AB + AD + C + BD解： F ( ABCD) = ABC + AB + AD + C + BD= AB + AB + AD + C + BD= B + AD + C + BD= B + D + AD + C= B+ D+C例 1.2 利用卡诺图化简逻辑函数约束条件为 ( A BC + C = A B + C ) ( AB + AB = B) ( B + BD = B + D) ( D + AD = D) Y ( ABCD ) = ∑ m(3、 6、、 ) 5、 7 101、 4 8) ∑ m(0、2、、一、三极管开、关状态 Y = A + BD第二章门电路知识要点1、饱和、截止条件：截止： V be < V T ， 饱和： i B > I BS =2、反相器饱和、截止判断二、基本门电路及其逻辑符号与门、或非门、非门、与非门、OC 门、三态门、异或；传输门、OC/OD 门及三态门的应用三、门电路的外特性1、输入端电阻特性：对 TTL 门电路而言，输入端通过电阻接地或低电平时，由于输入电流流过 该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。
I CSβ解：函数 Y 的卡诺图如下：以下内容了解2、输入短路电流I IS输入端接地时的输入电流叫做输入短路电流I IS。
3、输入高电平漏电流I IH输入端接高电平时输入电流4、输出高电平负载电流I OH5、输出低电平负载电流I OL6、扇出系数N O一个门电路驱动同类门的最大数目第三章组合逻辑电路知识要点一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关二、组合逻辑电路的分析方法（按步骤解题）逻辑图→写出逻辑函数式→化简→真值表→逻辑功能三、若干常用组合逻辑电路译码器（74LS138）全加器（真值表分析）数选器（74151 和74153）四、组合逻辑电路设计方法五、用门电路设计1、用译码器、数据选择器实现例3.1试设计一个三位多数表决电路1、用与非门实现2、用译码器74LS138 实现3、用双4 选1 数据选择器74LS153解：1. 逻辑定义设A、B、C 为三个输入变量，Y 为输出变量。
逻辑 1 表示同意，逻辑0 表示不同意，输出变量Y=1 表示事件成立，逻辑0 表示事件不成立。
2. 根据题意列出真值表如表3.1 所示表3.13. 经化简函数Y 的最简与或式为：Y = AB + BC + AC4. 用门电路与非门实现函数Y 的与非—与非表达式为：Y = AB BC AC逻辑图如下：5. 用3—8 译码器74LS138 实现由于74LS138 为低电平译码，故有Y i = m i由真值表得出Y 的最小项表示法为：Y = m3 + m 5 + m 6 + m 7= m3 ⋅ m 5 ⋅ m 6 ⋅ m 7= Y3 ⋅ Y5 ⋅ Y6 ⋅ Y7用74LS138 实现的逻辑图如下：74LS1386. 用双4 选1 的数据选择器74LS153 实现74LS153 内含二片双4 选1 数据选择器，由于该函数Y 是三变量函数，故只需用一个4 选1 即可，如果是 4 变量函数，则需将二个 4 选1 级连后才能实现74LS153 输出Y1 的逻辑函数表达式为：Y1 = A1 A0 D10 + A1 A0 D11 + A1 A0 D12 + A1 A0 D13三变量多数表决电路Y 输出函数为：Y = ABC + A BC + ABC + ABC令A=A1，B=A0，C 用D10~D13 表示，则Y = A B ⋅ 0 + AB ⋅ C + A B ⋅ C + AB ⋅ 1∴D10=0，D11=C，D12=C，D13=1注：实验中 1 位二进制全加器设计：用138 或153 如何实现？1 位二进制全减器呢？一、触发器：能储存一位二进制信号的单元二、各类触发器框图、功能表和特性方程RS：Q n +1 = S + RQ nSR=0JK：D：Q n +1 = J Q n + KQ nQ n +1 = DD121D13A1 A0A B第四章触发器知识要点C D11Y Y0D10逻辑图如下：T ：T'：三、 Q n +1 = T Q n + T Q n Q n +1 = Q n 各类触发器动作特点及波形图画法基本 RS 触发器：S D 、R D 每一变化对输出均产生影响时钟控制 RS 触发器：在 CP 高电平期间 R 、S 变化对输出有影响主从 JK 触发器：在 CP=1 期间，主触发器状态随 R 、S 变化。
CP 下降沿，从触发器按主触发器状态翻转。
在 CP=1 期间，JK 状态应保持不变，否则会产生一次状态变化。
T'触发器：Q 是 CP 的二分频边沿触发器：触发器的次态仅取决于 CP （上升沿/下降沿）到达时输入信号状态。
四、触发器转换时序逻辑电路由组合逻辑电路和存储电路组成。
二、同步时序逻辑电路的分析方法（按步骤解题）逻辑图→写出驱动方程→写出状态方程→写出输出方程→画出状态转换图三、典型时序逻辑电路1. 移位寄存器及移位寄存器型计数器。
2. 用 T 触发器构成二进制加法计数器构成方法。
T 0=1T 1=Q 0···T i =Q i-1 Q i-2 ··Q 1 Q 0·3. 集成计数器框图及功能表的理解4 位同步二进制计数器 74LS161：异步清 0（低电平），同步置数，CP 上升沿计数，功能表 4 位同步十进制计数器 74LS160：同 74LS161同步十六进制加/减计数器 74LS191：无清 0 端，只有异步预置端，功能表双时钟同步十六进制加减计数器 74LS193：有二个时钟 CPU ，CPD ，异步置 0（H ），异步预置关。
一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有 第五章 时序逻辑电路知识要点D 触发器和 JK 触发器转换成 T 和 T’触发器（L）四、时序逻辑电路的设计1．用触发器组成同步计数器的设计方法及设计步骤逻辑抽象→状态转换图→画出次态以及各输出的卡诺图→利用卡诺图求状态方程和驱动方程、输出方程→检查自启动（如不能自启动则应修改逻辑）→画逻辑图2．用集成计数器组成任意进制计数器的方法置0 法：如果集成计数器有清零端，则可控制清零端来改变计数长度。
如果是异步清零端，则N 进制计数器可用第N 个状态译码产生控制信号控制清零端，如果是同步清零，则用第N-1 个状态译码产生控制信号，产生控制信号时应注意清零端时高电平还是低电平。
置数法：控制预置端来改变计数长度。
如果异步预置，则用第N 个状态译码产生控制信号如果同步预置，则用第N-1 个状态译码产生控制信号，也应注意预置端是高电平还是低电平。
两片间进位信号产生：有串行进位和并行进位二种方法第六章可编程逻辑器件知识要点一、半导体存储器的分类及功能（了解）从功能上分二、半导体存储器结构（了解）ROM、RAM 结构框图以及两者差异三、RAM 存储器容量扩展位扩展：增加数据位数字扩展：增加存储单元第八章 脉冲波形产生和整形知识要点重点：555 电路及其应用（过难基本不会出）一、用 555 组成多谐振荡器1. 电路组成如图 6.5 所示 占空比： 二、用 555 电路组成施密特触发器1. 电路如图 6.1 所示2. 回差计算2 V T + = V CC3回差 ΔV = V T + − V T − 3. 对应 V i 输入波形、输出波形如图 6.2 所示三、用 555 电路组成单稳电路1. 电路如图 6.3 所示稳态时 V O =0 。
V i2 有负脉冲触发时 V O =1 。
， 1 V T − = V CC 3t R + R 2q = w1 = 1TR 1 + 2R 2充电τ ：(R 1+R 2)C 放电τ ： R 2C 周期：T=(R 1+2R 2)C ln22. 电路参数：图 6.52. 脉宽参数计算3. 波形如图6.4 所示第九章数模和模数转换知识要点一、D/A 转换器D/A 转换器的一般形式为：V O=KD i，K 为比例系数，D i 为输入的二进制数，D/A 转换器的电路结构主要看有权电阻、权电流、权电容以及开关树型D/A 转换器。
权电阻及倒T 型电阻网络D/A 转换器输出电压和输入二进制数之间关系的推导过程。
二、A/D 转换器1. A/D 转换器基本原理取样定理：为保证取样后的信号不失真恢复变量信号，设采样频率为f S ，原信号最高频率为f max ，则f S ≥ 2 f max 。
A/D 转换器过程：采样、保持、量化、编码2. 典型A/D 转换器的工作原理逐次逼近型A/D 转换器原理计数型A/D 转换器原理。
