总体结构图

风光互补发电系统总体结构风光互补发电系统由控制器、永磁发电机、蓄电池、太阳能电池和风力机等组件共同构 成 。

其结构图如下图所示。

风光互补发电系统总体结构图将逆变器用于风光互补发电系统中，其原理为通过对半导体通断状态的控制使直流电转 换为交流电 。

其中主逆变电路控制着开关管的通断，并且所输出的电压为三相交流电压， 以 满足用户的用电需要[30] 。

在风光互补发电系统中，储能系统中的蓄电池在工作状态时所输出 的电压很不稳定，所以逆变器必须具备抗干扰能力，进而输出稳定的交流电压。

加入整流器就是为了完成电流从交流变为直流的转换，按照系统容量大小可以将整流器 分为两类，一类是可控型整流器，另一类是不可控型整流器。

其中不可控型整流器能够有效 预防电池向发电机反向输送电能[31]。

将系统中各个部分有效结合在一起的元件是控制器，其在系统中有着无法被取代的作用。

控制器可以在其他元件产生波动或者变化时做出与其相对应的控制策略，进而保证系统的稳 定输出[32] 。

控制器的采样电路，用于采集当前的电压信号并检测，依据系统电压、 电流变化 情况，判断其是否在最大功率点处工作。

对两处功率值进行取样，并将取样作差进行多次对 比，不停地变化脉冲改变占空比，以改变输出电压，电流，直至跟踪至两处功率之差等于零， 这时，输出功率就是系统最大的输出功率[33] 。

合理控制蓄电池可以在多变的天气稳定发电系 统的工作状态，所以这一步骤至关重要。

在蓄电池进入浮充状态后，控制器将不再对蓄电池 持续充电，负载所需供电量超过实时发电量的情况下，控制器将高效地进行探测并使蓄电池 对系统充电。

太阳能电池受到光照后将会产生电流，DC/DC 变换器会将产生的一部分电流输送给用户， 并将产生的其余电流在电池中储存起来[34]。

DC/DC 变换器可以完成对光伏发电最大功率点的19永磁发电机 DC/DC 变换器用户太阳能电池 DC/DC 变换器 控制器 蓄电池 逆 整流器风力机追踪。

1软件总体架构图软件结构如图1.1所示：图1.1 FPGA数据采集软件架构图以上是系统的软件结构框图，我们下面将就具体每一个步骤的设计进行一个简要的描述：2 MicroBlaze IP核设计IP字面意思是知识产权，在微电子领域，具有知识产权的功能模块成为IP Core或IP核。

IP可以用来生成ASIC和PLD逻辑功能块，又称为虚拟器件VC。

IP核可以有很多种，比如UART 、CPU、以太网控制器、PCI接口等。

根据IP 核描述的所在集成电路的设计层次，IP可以分为硬IP、软IP、固IP。

硬IP的芯片中物理掩膜布局已经得到证明，所有的验证和仿真工作都已经完成，用它可以直接生产硅片，系统设计者不能再对它进行修改。

而软IP是以行为级和RTL级的Verilog 或VHDL代码的形式存在，它要经过逻辑综合和版图综合才能最终实现在硅片上。

固IP则介于两者之间。

Xilinx 公司的MicroBlaze32位软处理器核是支持CoreConnect总线的标准外设集合。

MicroBlaze处理器运行在150MHz时钟下，可提供125 D-MIPS 的性能，非常适合设计针对网络、电信、数据通信和消费市场的复杂嵌入式系统。

1．MicroBlaze 的体系结构MicroBlaze是基于Xilinx公司FPGA的微处理器IP核，和其它外设IP核一起，可以完成可编程系统芯片(SOPC)的设计。

MicroBlaze处理器采用RISC架构和哈佛结构的32位指令和数据总线，可以全速执行存储在片上存储器和外部存储器中的程序，并访问其中的数据，如图4.1所示图2.1 MicroBlaze 内核结构框图(1)内部结构MicroBlaze 内部有32个32位通用寄存器和2个32位特殊寄存器—— PC指针和MSR状态标志寄存器。

为了提高性能，MicroBlaze还具有指令和数据缓存。

所有的指令字长都是32位，有3个操作数和2 种寻址模式。

指令按功能划分有逻辑运算、算术运算、分支、存储器读/写和特殊指令等。

1软件总体架构图软件结构如图1.1所示：大容量数据采集与处理程序工业以太网网关路由程序CGIBOATCP/IP操作系统界面ucLinux 内核MicroBlaze Ip 设计图1.1 FPGA 数据采集软件架构图以上是系统的软件结构框图，我们下面将就具体每一个步骤的设计进行一个简要的描述：2 MicroBlaze IP 核设计IP 字面意思是知识产权，在微电子领域，具有知识产权的功能模块成为IP Core 或IP 核。

IP 可以用来生成ASIC 和PLD 逻辑功能块，又称为虚拟器件VC 。

IP 核可以有很多种，比如UART 、CPU 、以太网控制器、PCI 接口等。

根据IP 核描述的所在集成电路的设计层次，IP 可以分为硬IP 、软IP 、固IP 。

硬IP 的芯片中物理掩膜布局已经得到证明，所有的验证和仿真工作都已经完成，用它可以直接生产硅片，系统设计者不能再对它进行修改。

而软IP 是以行为级和RTL 级的Verilog 或VHDL 代码的形式存在，它要经过逻辑综合和版图综合才能最终实现在硅片上。

固IP 则介于两者之间。

Xilinx 公司的MicroBlaze32位软处理器核是支持CoreConnect 总线的标准外设集合。

MicroBlaze 处理器运行在150MHz 时钟下，可提供125 D-MIPS 的性能，非常适合设计针对网络、电信、数据通信和消费市场的复杂嵌入式系统。

1．MicroBlaze 的体系结构MicroBlaze 是基于Xilinx 公司FPGA 的微处理器IP 核，和其它外设IP 核一起，可以完成可编程系统芯片(SOPC)的设计。

MicroBlaze 处理器采用RISC 架构和哈佛结构的32位指令和数据总线， 可以全速执行存储在片上存储器和外部存储器中的程序， 并访问其中的数据， 如图4.1所示指令端总线接口程序指针（PC ）运算器通用寄存器组32x32Bit指 令 缓冲指 令 译码数 据 端 总 线 接口DLMBDOP B图2.1 MicroBlaze 内核结构框图(1)内部结构MicroBlaze内部有32个32位通用寄存器和2个32位特殊寄存器—— PC 指针和MSR 状态标志寄存器。