下载文档原格式
DDS 设计实验报告实验名称：直接数字频率合成器指导老师：花汉兵，姜萍姓名：陈维兵学号：114108000808院系：能源与动力工程学院1目录目录摘要 ................................ 2 正文一、 设计内容 ..................................... 3 二、 设计原理 .................................. 3 三、 设计要求 .................................. 5 四、 设计思路以及部分电路图 .................... 6 五、 实验感想 ..................................... 16 六、参考书目.16摘要本文介绍的是数字频率合成器（DDS）的设计以及其附加功能的拓展，附加功能有双通道显示、多波形显示、输出频率测量，另外，本文还介绍了一些在原有数字频率合成器的基础上做一些改进的想法和思路，虽然有的想法并没有实施，但是，作为一种参考也未尝不可。
希望本文对读者有所帮助。
关键字：数字频率合成，附加功能，改进想法AbstractThe page introduces the design of the Direct Digital Frequency Synthesizer , which shorts for DDS , and other new more additions of it , the additions includes double-rows vision , wave-patterns vision , measuring of the output frequency , what 'msore , this page introduces many more thoughts of improving the system which has been made ,even though the thoughts have not been applied , still they are good references for we and you .Wishing it helpful to you.Keywords: DDS ，addition of the system ，improving thoughts 设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)。
实验报告单实验名称：DDS信号源实验实验项目：实验目的：1．了解DDS信号源的组成及工作原理；2．掌握DDS信号源使用方法；3．掌握DDS信号源各种输出信号的测试；4．配合示波器完成系统测试。
实验器材：1．DDS信号源2. 100M双踪示波器1台实验原理：1.DDS信号产生原理直接数字频率合成(DDS—Digital Direct Frequency Synthesis)，是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM 的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。
图1-1 DDS信号产生原理DDS信号源模块硬件上由cortex-m3内核的ARM芯片(STM32)和外围电路构成。
在该模块中，我们用到STM32芯片的一路AD采集（对应插孔调制输入）和两路DAC输出（分别对应插孔P03.P04）。
抽样脉冲形成电路（P09）信号由STM32时钟配置PWM模式输出，调幅、调频信号通过向STM32写入相应的采样点数组，由时钟触发两路DAC同步循环分别输出其已调信号与载波信号。
对于外加信号的AM调制，由STM32的AD对外加音频信号进行采样，在时钟触发下当前采样值与载波信号数组的相应值进行相应算法处理，并将该值保存输出到DAC，然后循环进行这个过程，就实现了对外部音频信号的AM调制。
实验箱的DDS信号源能够输出抽样脉冲（PWM）、正弦波、三角波、方波、扫频信号、调幅波（AM）、双边带（DSB）、调频波（FM）及对外部输入信号进行AM调制输出。
2.DDS信号源使用及信号生成表DDS信号源主要包含以下几个部分：LCD：显示输出信号的频率。
调制输入：外部调制信号输入铆孔（注意铆孔下面标注的箭头方向。
若箭头背离铆孔，说明此铆孔点为信号输出孔；若箭头指向铆孔，说明此铆孔点为信号输入孔）。
CENTRAL SOUTH UNIVERSITY数字信号处理实验报告题目DDS 系统学生姓名钱学文学院物理与电子学院专业班级电子信息科学与技术1004班实验三 DDS 系统一、实验仪器：PC 机一台，JQ-NIOS-2C35实验箱一台及辅助软件（DSP Builder 、Matlab/Simulink 、Quartus II 、Modelsim ）二、实验目的：1、初步了解JQ-NIOS-2C35实验箱的基本结构。
2、学习和熟悉基于DSP Builder 开发数字信号处理实验的流程。
3、理解DDS 设计的原理和方法。
三、实验原理：对于正弦信号发生器，它的输出可以用下式来描述：)t 2(Asin t Asin S out out pf ==ω （1-1）其中out S 是指该信号发生器的输出波形，out f 指输出信号对应的频率。
上式的表述对于t 是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理。
用基准时钟clk 进行抽样，令正弦信号的相位：t pf out 2=θ （1-2）在一个clk 周期内，相位θ的变化量为：clkfout f p clkT out fp ⋅=⋅⋅=∆22θ （1-3） 其中clk f 指clk 的频率，对于p 2，可以理解成“满”相位。
为了对θ∆进行数字量化，把p 2切割成N 2份，由此，每个clk 周期的相位增量θ∆可用量化值θ∆B 来表示为:N2p2B ⋅∆≈∆θθ（1-4） 且θ∆B 为整数。
与（1-3）式联立，可得：，clk out f f =∆N2B θclk out f f ⋅=∆N2B θ （1-5）显然，信号发生器的输出可描述为：()()⎥⎦⎤⎢⎣⎡+⋅=∆+=∆-θθθθB B p K N 122sin A Asin S 1-k out(1-6) 其中，指前一个周期的相位值clk ，同样可以得出：N 1-K 2p2B 1-K ⋅≈θθ (1-7)由上面的推导可以看出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值，而用于累加的相位增量量化值θ∆B 决定了信号的输出频率out f ，并呈现简单的线性关系。
摘要本文利用QuartusII软件设计一个可以具有清零端、使能端，可以进行频率控制、相位控制，可以测定频率并且显示出来的直接数字频率合成器。
同时本文对DDS进行了附加功能的设计，增加了节省ROM，余弦波，方波，三角波，锯齿波的波形，最后进行了AM调制。
本文详细描述了每个模块原理和电路图，对DDS电路进行了合理的设计关键词：DDS 节省ROM AM调制QuartusIIAbstractThe report designs a Direct Digital Synthesizer (DDS) which can reset, enable, change frequency and phase, measure frequency and show it by QuartusII. As the same time, the DDS adds extral design, adds the saving ROM, cosine, square waveform, triangle wave, sawtooth. At last, the artical adds the AM modulation. The artical analyzes the theory and design of all works detailly and design the DDS.Keywords: DDS save ROM AM modulation QuartusII目录一．实验内容 (4)二．实验目的 (4)三．实验要求 (4)四．整体电路设计原理 (4)五．各模块电路1.分频电路 (6)2.频率预置和调节电路 (10)3.相位预置和调节电路 (13)4.波形存储器（ROM） (15)5.测频电路 (16)6.译码电路 (18)7.显示电路 (20)8.总电路图 (21)六.附加电路1.节省ROM (22)2.余弦波 (28)3.方波 (29)4.锯齿波 (31)5.三角波 (31)6.选择电路 (34)7.AM调制 (35)七.调试仿真及下载 (36)八.遇到的问题及解决方法 (38)九.收获与感想 (39)十.参考文献 (40)一.实验内容本实验的内容是使用DDS的方法设计一个任意频率的正弦信号发生器和频率计，利用QuartusII完成设计、仿真等工作，并进行硬件测试，通过示波器观察输出信号波形。
dds信号源课程设计一、课程目标知识目标：1. 学生能理解DDS（直接数字频率合成器）信号源的基本原理，掌握其工作流程。
2. 学生能掌握DDS信号源的关键参数，如频率、相位、幅度等，并了解它们之间的关系。
3. 学生能解释DDS信号源在电子技术中的应用，如信号发生、通信系统等。
技能目标：1. 学生能够操作DDS信号源硬件，进行基本的信号生成与调制。
2. 学生能够利用相关软件对DDS信号源进行编程控制，实现特定信号的输出。
3. 学生能够通过实验，分析DDS信号源的性能，提出优化方案。
情感态度价值观目标：1. 学生对电子技术产生兴趣，培养探索精神和创新意识。
2. 学生在实验和讨论过程中，培养团队合作精神和沟通能力。
3. 学生认识到DDS信号源在科技发展中的重要作用，增强社会责任感和使命感。
课程性质：本课程为电子技术实践课程，结合理论讲解和实验操作，提高学生对DDS信号源的理解和应用。
学生特点：学生为高中年级，具备一定的电子技术基础，对实验操作感兴趣，但需引导深入理解理论知识。
教学要求：注重理论与实践相结合，鼓励学生动手实践，培养解决实际问题的能力。
在教学过程中，关注学生个体差异，提供针对性的指导。
通过课程学习，使学生能够将所学知识应用于实际电子技术领域。
二、教学内容1. DDS信号源原理介绍：- 数字频率合成技术背景- DDS信号源基本工作原理- 频率、相位、幅度控制原理2. DDS信号源硬件结构：- 主要组成部分及其功能- 常见DDS芯片介绍- 硬件连接与操作方法3. DDS信号源编程控制：- 编程接口与协议- 常用编程语言及工具- 实例演示：信号生成与调制4. DDS信号源应用案例分析：- 信号发生器- 通信系统- 频率合成器5. 实验教学：- 实验一：DDS信号源基本操作- 实验二：信号生成与调制- 实验三：性能分析与优化6. 教学进度安排：- 第一周：原理介绍与硬件结构学习- 第二周：编程控制与实例演示- 第三周：应用案例分析- 第四周：实验教学与实践教学内容关联教材章节：- 第一章：电子技术基础- 第二章：数字频率合成技术- 第三章：DDS信号源硬件与编程- 第四章：实验与实践三、教学方法本课程采用以下多样化的教学方法，以激发学生的学习兴趣和主动性，提高教学效果：1. 讲授法：- 对于DDS信号源的基本原理、硬件结构、编程控制等理论知识，采用讲授法进行系统讲解，使学生掌握必要的基础知识。
高级数字系统设计实验——DDS正弦信号发生器设计姓名学号专业：通信与信息系统指导老师实验三 DDS 正弦信号发生器一、实验要求：利用LPM_ROM 设计一个DDS 正弦信号发生器，要求ROM 表长度为8位，频率控制字为8位，输出频率分辨率优于1Hz 。
二、设计方案 1、 方案流程图：由频率控制字提供，累加器在系统时钟控制下，来一个上升沿就累加一次频率控制字的值，累加器的位数高于8位，所以用其高8位作为正弦查表的地址，根据地址就能寻址到表内的值，该值通过DAC 转换再通过示波器就能显示波形。
累加器溢出一次就相当于正弦表寻址一圈，正弦信号经历一个周期。
2、参数设定系统时钟fclk ：设定为50KHz ，频率控制字M ：8位，取值范围：1~28-1， 分辨率：f=nfclk2 n 为累加器的位数，当系统时钟的频率越低，相位累加器的位数越高，所得到的频率分辨率就越高，累加器：为了使输出频率的分辨率能达到1Hz ，选定为16位， 输出频率：fout=n M fclk 2*=16250000M *=6553650000M*， 当M=1时，输出频率最小，fout=0.7629Hz ，当M=255时，输出频率最大，fout=0.7629*255=194.5496Hz 。
3、模块建立 1）累加器LIBRARY IEEE;USE IEEE.std_logic_1164.all;USE IEEE.std_logic_ARITH.ALL;USE IEEE.std_logic_unsigned.ALL;ENTITY add ISPORT(fclk : IN STD_LOGIC; --接入系统时钟rst : IN STD_LOGIC; --复位端fcontrol:IN STD_LOGIC_VECTOR(7 DOWNTO 0);--频率控制字8位asum:OUT STD_LOGIC_VECTOR(15 DOWNTO 0));--输出累加和END ENTITY;ARCHITECTURE behav OF add ISSIGNAL a:STD_LOGIC_VECTOR(15 DOWNTO 0);--累加器的暂存值SIGNAL fc:STD_LOGIC_VECTOR(7 DOWNTO 0);--频率控制字的寄存器BEGINfc<=fcontrol;PROCESS(fc,a,fclk,rst)BEGINIF(rst = '1' ) THENa <=(others=>'0');--复位端高电平有效ELSIF( fclk'event AND fclk = '1') THENa<=a+fc; --系统时钟来一个上升沿就累加一次频率控制字的值ELSENULL;END IF;asum<=a;--寄存器的值赋值给输出端END PROCESS;END behav;2）ROM表ROM表可以通过LPM宏功能模块来实现，通过MegaWizard管理器可以构建我们所需的存储单元，因为频率控制字为8位，DAC 采用实验箱上的THS5651为10位并行高速DAC，所以需要256个存储单元，每个单元为10bits。
DDS信号发生器一、实验目的：学习利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。
二、实验原理实验原理参考教材6.4节和6.11节相关内容。
三、实验内容1、实验原理参考教材6.4节相关内容。
根据6.4.2节和例6-10，在Quartus II上完成简易正弦信号发生器设计，进行编辑、编译、综合、适配、仿真；2、使用SignalTap II测试；3、硬件测试：进行引脚锁定及硬件测试。
信号输出的D/A使用DAC0832，注意其转换速率是1μs。
下载到实验系统上，接上D/A模块，用示波器测试输出波形；4、按照教材图6-72完成DDS信号发生器设计，进行编辑、编译、综合、适配、仿真，引脚锁定及硬件测试。
5、建立.mif格式文件。
四、实验步骤1、建立.mif文件：（1）设定全局参数：（2）设定波形：(3)文件保存：2、新建工程：3、LPM—ROM定制：（1）（2）(4)(5)(7)sinrom源程序：module SIN_CNT(RST,CLK,EN,Q,AR); output [7:0] Q;input [6:0] AR;input EN,CLK,RST;wire [6:0] TMP;reg[6:0] Q1;reg[7:0] F;reg C;always @(posedge CLK)if(F<AR) F<=F+1;elsebeginF=8'b00;C=~C;endalways @(posedge CLK or negedge RST)if(!RST) Q1<=7'b0000000;else if(EN) Q1<=Q1+1;else Q1<=Q1;assign TMP=Q1;sinrom IC1(.address(TMP),.clock(CLK),.q(Q)); endmodule4、锁相环：5、顶层文件：6、SignalTap II的使用7、锁定引脚8、下载。
DDS实验报告概要一、引言DDS是指数字直接合成（Direct Digital Synthesis），是一种通过数字信号直接产生模拟信号的技术。
DDS技术已经在许多领域得到广泛应用，尤其在频率合成和信号产生方面表现出色。
本实验旨在探究DDS技术的基本原理和实现方法，通过对DDS的实际应用进行研究和分析，进一步加深对DDS技术的理解。
二、实验原理DDS技术的核心原理是通过数字信号的加法和乘法运算生成模拟信号。
DDS系统由时钟源、频率控制器、相位累加器、正弦波表、数字模拟转换器（DAC）等组成。
时钟源提供基础时间脉冲信号，频率控制器控制相位累加器的变化速率，相位累加器计算出当前时刻的相位值，正弦波表提供相应相位值下的正弦波振幅值，DAC将数字信号转变成模拟信号输出。
三、实验过程1. 确定实验平台及环境：使用FPGA开发板进行实验，通过Verilog语言编程实现DDS系统的功能。
2.设计时钟源：根据实验要求，确定时钟源的频率并进行设置。
3.设计频率控制器：根据实验要求，设计频率控制器的逻辑电路，实现对频率的控制。
4.设计相位累加器：根据实验要求，设计相位累加器的逻辑电路，实现相位的累加。
5.设计正弦波表：根据实验要求，设计正弦波表的逻辑电路，实现对相位值的查表操作。
6.设计DAC：根据实验要求，设计DAC的逻辑电路，将数字信号转换为模拟信号输出。
7.实现可视化界面：通过使用开发板上的显示屏，实现对DDS系统输出的频率和相位的实时监测和显示。
四、实验结果与分析经过实验，验证了DDS技术的有效性和可靠性。
通过修改频率控制器的输入值，可以轻松地调整DDS系统的输出频率。
通过改变相位累加器的初始相位值，可以控制DDS系统输出信号的初始相位。
通过正弦波表的查表功能，可以准确地生成对应相位值下的正弦波信号。
五、实验总结DDS技术是一种非常重要的信号产生技术，在很多领域都有广泛应用。
本实验通过对DDS技术的研究和实践，进一步加深了对DDS技术的理解和掌握。
数字系统设计实践设计报告实验DDS信号源的设计摘要DDS是直接数字频率合成的缩写。
DDS技术是直接数字频率合成技术。
属于第三代频率合成技术，从“相位”概念合成频率。
该电路频率分辨率高，可实现快速频率切换，且在变化时能保持相位连续，易于实现频率、相位和幅度的数控调制。
利用DDS的这些优点，本实验采用FPGA+DAC设计了DDS信号发生器。
这个程序会输入一个频率控制字，然后传输到相位累加器，输出高8位到正弦查找表。
存储在表中的数字波形将由D/A转换器处理并滤波形成模拟波形。
控制字和输出频率将通过乘法器和除法器由十六进制转换成十进制，并显示在数码管上。
关键词:DDS，信号发生器，相位累积，频率目录一、设计任务1二、设计要求1三、系统方案13.1 频率控制字输入模块的论证与选择13.2 rom模块的论证与选择13.3 相位累加器模块的论证与选择23.4 相位寄存器模块的论证与选择23.5 频率控制字M转码输出模块的论证与选择2 3.6 输出频率转化输出模块的论证与选择33.7 输出选择模块的论证与选择3四、系统理论分析与计算34.1理论分析34.2理论计算4五、电路与程序设计45.1电路的设计45.1.1DDS信号源顶层图形设计45.1.2系统电路原理图55.2程序的设计55.2.1频率控制字输入模块的vhdl设计65.2.2相位累加器模块的vhdl设计75.2.3输出选择模块的vhdl设计8六、测试方案与测试结果96.1测试方案96.1.1软件测试96.1.2硬件测试96.2测试结果与分析106.2.1.测试结果106.2.2.测试分析与结论12一、设计任务利用FPGA+DAC设计了DDS信号发生器。
二、设计要求1.分辨率优于1Hz2.ROM表长8位，宽10位。
3.输出频率优于100kHz(每周期50点以上)4.显示信号频率/频率控制字(可切换)5.输入频率控制字或直接输出频率。
三、系统方案3.1频率控制字输入模块的演示和选择选项1:输入三位二进制数进行选择，分别给M加1，10，100，1000，10000，100000。
实验三、三相桥式全控整流及有源逆变电路实验一、实验目的（1）加深理解三相桥式全控整流及有源逆变电路的工作原理。
（3）了解KC系列集成触发器的调整方法和各点的波形。
二、实验线路的构成及原理（1）DDS02主电路挂箱配置原理DDS02挂箱包括脉冲和熔断丝指示、晶闸管（I组桥、Ⅱ组桥）电路、电抗器等内容。
脉冲有无指示为方便实验中判断对应晶闸管上门阴极上是否正常，若正常，则指示灯亮，否则则不亮；同样熔断丝指示也是同理。
主要分I组桥和Ⅱ组桥分别指示。
晶闸管电路装有12只晶闸管、6只整流二极管。
12只晶闸管分两组晶闸管变流桥，其中VTl~VT6为正组桥(I组桥)，由KP5-8晶闸管元件构成，一般不可逆、可逆系统的正桥、交-直-交变频器的整流部分均使用正组元件；由VT1ˊ~VT6ˊ组成反组桥(Ⅱ组桥)，元件为KP5-12晶闸管，可逆系统的反桥、交-直-交变频器的逆变部分使用反组元件；同时还配置了6只整流二极管VDl~VD6，可构成不可控整流桥作为直流电源，元件的型号为KZ5-10。
所有这些功率半导体元件均配置有阻容吸收、熔丝保护，电源侧、直流环节、电机侧均配置有压敏电阻或阻容吸收等过电压保护装置。
电抗器为平波电抗器L，共有4档电感值，分别为50mH、100mH、200mH、700mH，1200 mH可根据实验需要选择电感值。
续流二极管为桥式整流实验时电路续流用，型号为KZ5-10；另外挂箱还配有一组阻容吸收电路。
（2）DDS03控制电路挂箱配置原理DDS03挂箱包括三相触发电路及功放电路、FBC+FA（电流反馈与过流保护）、G（给定器）等内容。
面板上部为同步变压器，其连线已在内部接好，连接组为△/Y-1.可在“同步电源观察孔”观察同步电源的相位。
三相触发电路（GT）及功放电路（AP）包括有GTF正组（I组）触发脉冲装置和GTR 反组（Ⅱ组）触发脉冲装置，分别通过开关连至VF正组晶闸管和VR反组晶闸管的门极、阴极。
CENTRAL SOUTH UNIVERSITY
数字信号处理实验报告
题目DDS 系统
学生姓名钱学文
学院物理与电子学院
专业班级电子信息科学与技术1004班
实验三 DDS 系统
一、实验仪器：
PC 机一台，JQ-NIOS-2C35实验箱一台及辅助软件（DSP Builder 、Matlab/Simulink 、Quartus II 、Modelsim ）
二、实验目的：
1、初步了解JQ-NIOS-2C35实验箱的基本结构。
2、学习和熟悉基于DSP Builder 开发数字信号处理实验的流程。
3、理解DDS 设计的原理和方法。
三、实验原理：
对于正弦信号发生器，它的输出可以用下式来描述：
)t 2(Asin t Asin S out out pf ==ω （1-1）
其中out S 是指该信号发生器的输出波形，out f 指输出信号对应的频率。
上式的表述对于t 是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理。
用基准时钟clk 进行抽样，令正弦信号的相位：
t pf out 2=θ （1-2）
在一个clk 周期内，相位θ的变化量为：
clk
f
out f p clk
T out f
p ⋅=⋅⋅=∆22θ （1-3） 其中clk f 指clk 的频率，对于p 2，可以理解成“满”相位。
为了对θ∆进行数字量化，把p 2切割成N 2份，由此，每个clk 周期的相位增量θ∆可用量化值θ∆B 来表示为:
N
2p
2B ⋅∆≈∆θθ
（1-4） 且θ∆B 为整数。
与（1-3）式联立，可得：
，clk out f f =∆N
2
B θclk out f f ⋅=∆N
2B θ （1-5）
显然，信号发生器的输出可描述为：
()()
⎥⎦
⎤
⎢⎣⎡+⋅=∆+=∆-θθθθB B p K N 122sin A Asin S 1-k out
(1-6) 其中，指前一个周期的相位值clk ，同样可以得出：
N 1-K 2p
2B 1-K ⋅≈θ
θ (1-7)
由上面的推导可以看出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值，而用于累加的相位增量量化值θ∆B 决定了信号的输出频率out f ，并呈现简单的线性关系。
直接数字合成器DDS 就是根据上述原理而设计的数字控制频率合成器。
图4-1所示是一个基本的DDS 结构，主要由相位累加器、相位调制器、正弦ROM 查找表和D/A 构成。
途中的相位累加器、相位调制器、正弦ROM 查找表是DDS 结构中的数字部分，由于具有数控频率合成的功能，又合成为NCO （Numerically Controlled Oscillators ）。
图4-1 基本DDS 结构
相位累加器是整个DDS 的核心，在这里完成上文原理推导中的相位累计功能。
相位累加器的输入是相位增量θ∆B ，又由于θ∆B 与输出频率out f
是简单的线性关系：clk out N 2B f f ⋅=∆θ，故相位累加器的输入又可称为频率字输入，事实上，当系统基准时钟clk f 是N 2时，θ∆B 就等于out f 频率输入在图4-1中经过了一组同步寄存器，使得当频率字改变时不会干扰相位累加器的正常工作。
相位调制器接受相位累加器的相位输出，在这里加上一个相位偏移值，主要用于信号的相位调制，如PSK （相移键控）等。
在不使用时可以去掉该部分，或者加一个固定的相位字输入。
相位字输入也需要用同步寄存器保持同步。
需要注意的是，相位字输入的数据宽度M 与频率字输入N 往往是不相等的，M<N 。
四、实验步骤：
（1）打开MA TLAB 。
（2）新建model 文件
→
如图3-1，添加的模型和设置参数如表3-1。
图3-1 DDS模块系统图
（3）执行File->Save 保存文件，将其命名为DDS。
（4）执行Simulation->Configuration Parameters，将solver设为discrete，Type设为Fixed-step，Tasking mode for periodic sample times设为：Single Tasking，Stop Time设为3e-5。
（5）点击菜单栏中的，启动simulation，simulation结束后，双击Scope模块，打开波形观察界面，在波形上点击鼠标右键，选择Autoscale，即可观察simulation后的正弦波形。
改变Constant的值可以看到不同相位和频率的波形产生。
（6）点击Signal Compiler模块，打开参数设置页面，将device family设置成Cyclone II，点击compile，结束后，关闭该页面。
（7）点击TestBenchOn模块，打开模块参数界面，在Advanced选项卡中，点选Lauch GUI，并依次点
击Generate HDL，Run Simulink和Run Modelsim，启动RTL级仿真。
（8）随后显示的界面即为Modelsim RTL级仿真的波形图。
选中tb_dds/dut/output信号，点击鼠标右键，选中Propertyties选项，选择Format的Analog，将Height设为100，Scale设为0.1，点击【OK】确认。
（9）在信号上点击鼠标右键，选择Zoom Full，即可看到RTL级仿真波形。
（10）关闭MATLAB。
在位置“D:\Program Files\MATLAB71\work\DDS_dspbuilder”（MATLAB安装目录下的work\DDS_dspbuilder）打开文件DDS.qpf。
（11）工具栏中点击Assignments，选中Device，在器件family中选择Cyclone Ⅱ，选择下拉菜单中的EP2C35F672C6.，点击finish。
（12）执行Assignmets->Assignment Editor，将Category设为Pin，并按照下图对Pin进行设置并保存。
图3-3 引脚分配图
（13）执行Tools->SignalTap Ⅱ Logic Analyzer，在Data窗口中的空白处双击，在弹出的对话框中将Fiter 设为all®isters:post fittings，点击List，将Output添加至右边的窗口中，点击【OK】确认。
（14）在右边signal configuration中将Clock设为Clock信号；Sample depth设置为1K；钩选Trigger in，Source设为Clock信号，Pattern设为Rising edge；。
保存该文件，若弹出对话框询问是否将文件添加至工程，
选择Yes。
点击菜单栏中的，重新对工程进行编程。
（15）打开实验箱，接入电源，用USB Blaster线将电脑和实验箱连接起来，选择菜单栏中的图标，（16）点击Hardware Setup，选择USB-0，点击【OK】确认。
选中DDS.sof文件，点击Start，将文件下载到实验板上。
在SignalTap ⅡLogic Analyzer文件（.stp）中的右上角的Hardware的Setup下添加USB-Blaster[USB-0]。
（17）将实验箱上的开关SW[0]拨至高电平，SW[1]、SW[2]分别拨至低电平和高电平。
点击开
始运行工程，10s后，点击结束运行。
SignalTap中的data窗口，右键点击Output，选择Bus Display Format Signed Line Chart，即可看到硬件实现的波形。
五、实验结果：
（1）Simulink仿真波形：
Constant=0
Constant=1
（2）RTL级仿真波形
（3）硬件实现波形
六、讨论分析：
（1）实验中遇到的问题和解决方法。
问题一：在Simulink仿真时，出不来正确波形原因：仿真电路的硬件没有连好解决办法：仔细
检查电路，将虚接的导线连接起来
问题二：在硬件仿真时，出来的波形失真。
解决方法：按右键，调整波形的比例
（2）FPGA中PLL资源有什么优点（相对于外接时钟输入和计数器）？在使用PLL资源的过程中应该注意些什么？
答：FPGA中PLL资源优点是1）提高灵活性，增强集成度，硬件电路简单，锁定是无剩余频差；
2）具有良好的窄带载波跟踪性能；
3）具有良好的宽带调制跟踪性能；
4）门限性能好；
5）易于集成。
注意事项：1）最高最低倍频频率
2）倍频与分频的系数；。
