《计算机组成原理第5次作业

计算机组成原理第五章答案1. 概述本文档为计算机组成原理第五章的答案总结，主要涵盖了第五章的核心概念和问题解答。

本章主要讨论了计算机的存储器层次结构和存储管理的相关内容。

2. 存储器层次结构存储器层次结构指的是一系列不同速度、容量和成本的存储设备，按照存储访问时间的大小排列成一种层次结构。

通常由以下几个层次组成：1.高速缓存（Cache）：位于CPU内部，容量较小但速度非常快，用来暂时存放从内存中读取的指令和数据。

2.主存储器（Main Memory）：位于CPU外部，容量较大但速度相对较慢，用来存放程序运行时需要的指令和数据。

3.辅助存储器（Auxiliary Storage）：位于计算机外部，包括硬盘、磁带等设备，容量较大但速度较慢，用来长期存储大量的数据和程序。

4.寄存器（Register）：位于CPU内部，容量非常小但速度非常快，用来存储CPU正在执行的指令和数据。

存储器层次结构的设计原则是利用成本较低的存储器来提供更大的容量，同时保证需要最频繁访问的数据能够在速度最快的存储器中找到。

3. 存储管理存储管理是指对计算机中的存储器进行组织和管理的过程，主要包括内存分配、地址映射和存储保护等方面。

3.1 内存分配内存分配是指将程序运行所需的内存空间分配给程序的过程。

常用的内存分配方式包括静态分配和动态分配。

•静态分配：在程序编译或装载时确定程序所需的内存空间大小，并为其分配相应的内存空间。

静态分配的优点是效率高，但缺点是浪费内存资源，不能适应较大程序的需求。

•动态分配：在程序运行时根据需要动态的分配和释放内存空间。

常见的动态分配方式有堆和栈两种方式。

堆分配是通过一些内存管理函数来进行的，栈分配则是通过操作系统提供的栈实现的。

动态分配的优点是灵活性高，适应性强，但容易产生内存泄漏等问题。

3.2 地址映射地址映射是指将程序中的逻辑地址（虚拟地址）转换成物理地址的过程。

常见的地址映射方式有两级映射和页式映射。

第5章习题参考答案1．请在括号内填入适当答案。

在CPU中：(1)保存当前正在执行的指令的寄存器是（IR ）；(2)保存当前正在执行的指令地址的寄存器是（AR ）(3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。

2．参见图5.15的数据通路。

画出存数指令“STO Rl图，其含义是将寄存器Rl的内容传送至(R2)作信号序列。

STO R1, (R2)，R0”的指令周期流程图，中，标出各微操作控制信LAD (R3), R05．如果在一个解：取节拍脉冲；由于要输出3个节拍脉冲信号，而T4个C2、C3；并令6．假设某机器有其中有一条取指32位，所以控存容量M S3 S2 S1 C来控制执行不同的算术运算和逻辑y为二进制变量，φ为0或l任选。

试以指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数M，S3，S2，S l解：由表可列如下逻辑方程M=GS3=H+D+FS2=A+B+D+H+E+F+GS1=A+B+F+GC=H+D+Ey+Fy8．某机有8条微指令I1—I8，每条微指令所包含的微命令控制信号如下表所示。

a—j分别对应10种不同性质的微命令信号。

假设一条微指令的控制字段仅限为e f h d i jf h i bg j9．微地址转移逻辑表达式如下：μA8 = P1·IR6·T4μA7 = P1·IR5·T4μA6 = P2·C·T4其中μA8—μA6为微地址寄存器相应位，P1和P2为判别标志，C为进位标志，IR5和IR6为指令寄存器的相应位，T4为时钟周期信号。

说明上述逻辑表达式的含义，画出微地址转移逻辑图。

解：μA5=P3·IR5·T4μA4=P3·IR4·T4μA3=P1·IR3·T4μA2=P1·IR2·T4μA1=P1·IR1·T4μA0=P1·IR0·T4+P2·C·T4用触发器强置端(低有效)修改，前5个表达式用“与非”门实现，最后1个用“与或非”门实现μA2、μA1、μA0触发器的微地址转移逻辑图如下：（其他略）ALU，移位器，主存M，主存数据寄存器MDR，主，指令寄存器IR，通用寄存器R0 R3，暂存器C和D。

第5次作业及参考答案第7章7.6某指令系统字长为16位，地址码取4位，试提出一种方案，使该指令系统有8条三地址指令、16条二地址指令、100条一地址指令。

解：三地址指令格式如下：以三地址指令格式为该指令系统的基本格式。

以此格式为基础，采用扩展操作码技术，设计出题意所要求的地址码结构的指令。

指令操作码分配方案如下：1001，0111，0000，……，……，……，冗余编码1001，1111，1111，可用来扩充一、零地址指令条数1010，……，冗余编码1111，可用来扩充三、二、一、零地址指令条数7.7设指令字长为16位，采用扩展操作码技术，每个操作数的地址为6位。

如果定义了13条二地址指令，试问还可安排多少条一地址指令？解：二地址指令格式如下设二地址指令格式为该指令系统的基本格式，4位操作码共有16种编码，其中13种用来定义二地址指令，还剩3种可用作扩展标志。

如不考虑零地址指令，该指令系统最多还能安排：一地址指令条数 =3×26 =192条7.8 某机指令字长16位，每个操作数的地址码为6位，设操作码长度固定，指令分为零地址、一地址和二地址三种格式。

若零地址指令有M 种，一地址指令有N 种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有几种？解：1）操作码定长：二地址指令条数=16-M -N2) 操作码变长（采用操作码扩展技术）： 设二地址指令有X 种，则有如下的等式：（（16-X ）×26-N ）×26=M 则X=16 -（M/212+ N/26 ），其中M/212+ N/26 取上整数。

7.14 设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量，用补码表示。

假设当前转移指令第一字节所在的地址为2000H ，且CPU 每取出一个字节便自动完成（PC ）+1 PC 的操作。

试问当执行“JMP *+8”和“JMP *-9”指令时，转移指令第二字节的内容各为多少？补充：操作数的有效地址是多少？解：据题意，相对寻址的转移指令格式如下：2000H 2001H 2002H当执行JMP 指令时，指令第二字节的内容不变，PC 的内容变为2002H 。

计算机组成原理作业题5第五次作业单选题：1、以下有关指令系统的说法中，错误的是（D）A、指令系统是计算机硬件设计的重要依据B、指令系统是表征一台计算机功能的重要因素C、指令系统是计算机软件、硬件的界面D、指令系统和机器语言无关2、以下有关指令系统的说法中错误的是（C）A、指令系统是一台机器硬件能执行的指令全体B、任何程序运行前都要先转化为机器语言程序C、指令系统只和软件设计有关，而与机器硬件设计无关D、指令系统在某种意义上，反映一台计算机硬件的功能3、有关一地址运算类指令的叙述中，正确的是（B）A、仅有一个操作数，其地址由指令的地址码提供B、可能有一个操作数，也可能有两个操作数C、一定有两个操作数，另一个是隐含的D、指令的地址码字段存放的一定是操作码4、单地址指令中为了完成两个数的算术运算，除地址码指明一个操作数外，另一个数采用（B）方式A、立即寻址B、隐含寻址C、间接寻址D、基址寻址5、程序控制类指令的功能是（B）A、进行主存和CPU之间的数据传送B、改变程序执行的顺序C、进行CPU和外设之间的数据传送D、控制进、出栈操作6、一个计算机系统采用32位单字长指令，地址码为12位，如果定义了250条二地址指令，那么还可以有（D）条单地址指令A、4KB、8KC、16KD、24K7、采用可变操作码的重要原则是（B）A、操作码长度可变B、使用频率高的指令采用短操作码C、使用频率低的指令采用短操作码D、满足整数边界原则8、某指令系统指令长为8位，每一个地址码3位，用扩展操作码技术。

若指令系统具有2条二地址指令，10条零地址指令，则最多有（B）条一地址指令A、20B、14C、10D、69、以下说法中正确的是（D）A、寻址方式是指令如何给出操作数或操作数地址B、所有指令的寻址方式都相同C、所有指令都有操作码和地址码D、指令的功能与寻址方式无关10、假定指令中地址码所给出的是操作数的有效地址，则该指令采用（B）寻址方式A、立即B、直接C、基址D、相对11、偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。

第5章习题参考答案1．请在括号内填入适当答案。

在CPU中：(1)保存当前正在执行的指令的寄存器是（IR ）；(2)保存当前正在执行的指令地址的寄存器是（AR ）(3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。

2．参见图的数据通路。

画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。

标出各微操作信号序列。

解：STO R1, (R2)的指令流程图及微操作信号序列如下：STO R1, (R2)R/W=RDR O, G, IR iR2O, G, AR iR1O, G, DR iR/W=W3．参见图的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。

解：LAD R3, (R0)的指令流程图及为操作信号序列如下：PC O , G, AR i R/W=R DR O , G, IR iR 3O , G, AR i DR O , G, R 0iR/W=R LAD (R3), R04．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。

解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。

解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。

所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。

1在中断周期中，将允许中断触发器置“0”的操作由（）完成。

A 硬件B 关中断指令C 开中断指令D 主程序在中断周期中，由______将允许中断触发器置“0”。

A.关中断指令B.机器指令C.开中断指令D.中断隐指令正确答案：D中断周期中，CPU要自动完成一系列操作，其中包括保护程序断点、寻找中断服务程序的入口地址和关中断，其中关中断即将允许中断触发器EI置“0”。

这一系列操作都是由CPU硬件自动完成，是机器中没有的指令，所以称为中断隐指令。

中断隐指令----是指指令系统中没有的指令，它由CPU在中断响应周期自动完成。

其功能是保护程序断点、硬件关中断、向量地址送PC（硬件向量法）或中断识别程序入口地址送PC（软件查询法）。

这个是硬件关中断，和关中断指令有区别。

2在中断响应周期，CPU主要完成以下工作（）。

A关中断，保护断点，发中断响应信号并形成中断服务程序入口地址B开中断，保护断点，发中断响应信号并形成中断服务程序入口地址C关中断,执行中断服务程序D开中断,执行中断服务程序下列叙述中，正确的是( )A．程序中断方式和DMA方式中实现数据传送都需中断请求B．程序中断方式中有中断请求，DMA方式中无中断请求C．程序中断方式和DMA方式中都有中断请求，但目的不同D．DMA方式中无中断请求正确答案C答案解析[解析] DMA方式中实现数据传送不需中断请求，所以选项A是错误的；程序中断方式和DMA 方式中都有中断请求，但目的不同，所以选项B和D错误，选项C是正确的。

中断向量地址是( )。

A．子程序入口地址B．中断服务程序入口地址C．中断服务程序入口地址的地址D．子程序入口地址的地址正确答案C答案解析[解析] 中断向量指的是中断服务程序的入口地址，而中断向量的地址就是指中断服务程序的入口地址的地址。

第五章部分习题参考答案【5-10】一个1K * 8的存储芯片需要多少根地址线，数据输入输出线？解：n = log1024 = 10 根。

由于一次可读写8位数据，所以需要8根数据输入输出线。

2【5-11】某计算机字长32位，存储容量64KB，按字编址的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况？解：因为字长32位，所以64KB = 16KW，要表示16K个存储单元，需要14根地址线。

所以按字编址的寻址范围是0000H ～ 3FFFH 。

若按字节编址，假设采用PC机常用的小端方案，则主存示意图如下：【5-13】现有1024×1的存储芯片，若用它组成容量为16K×8的存储器。

试求：(1)实现该存储器所需芯片数量(2)若将这些芯片分装在若干块板上，每块板的容量是4K×8，该存储器所需的地址线的总位数是多少？其中几位用于选板？几位用于选片？几位用作片内地址？解：(1)需要16组来构成16K，共需芯片16×8 = 128片(2)需要的地址线总位数是14位。

因为共需4块板，所以2位用来选板，板内地址12位，片内地址10位。

1每块板的结构如下图24块板共同组成16K×8存储器的结构图【5-15】某半导体存储器容量16K×8，可选SRAM芯片的容量为4K ×4；地址总线A15～A0(A0为最低位)，双向数据总线D7～D0，由R/W线控制读写。

设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑和片选信号的极性。

解：注：采用全译码方式方案片内地片A0A1A3A2A8A9A7A6A5A4A12A15A14A13A11A1000000000000000004K111111100001111100001000000000004K10001111111111114K00000000100000001 1 1 1 1 1 1 1 1 1 1 1 0 0 1 00 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 4K11111111111111时分别选定，11，为A1200，0110，，恒为，由以上真值表可知，采用全译码方式，A15A140A13 RAM芯片。