实验五全加器的设计及应用

一、实验目的1. 掌握全加器的基本原理和设计方法。

2. 熟悉使用Quartus II软件进行原理图输入、编译、仿真和下载等操作。

3. 培养学生动手实践能力和创新思维。

二、实验原理全加器是一种能够进行二进制加法运算的数字电路，它能够处理来自低位的进位输入。

全加器由两个半加器和两个或门组成。

其中，两个半加器分别用于处理两个一位二进制数的相加，而两个或门则用于处理来自低位的进位输入。

全加器的输入信号包括三个：两个加数A和B，以及来自低位的进位输入Cin。

输出信号包括两个：和S和进位Cout。

全加器的逻辑表达式如下：S = A ⊕ B ⊕ CinCout = (A ∧ B) ∨ (B ∧ Cin) ∨ (A ∧ Cin)三、实验器材1. Quartus II软件2. FPGA开发板3. 连接线4. 电源四、实验步骤1. 创建工程（1）打开Quartus II软件，选择“File”→“New Project Wizard”创建新工程。

（2）填写工程名称、工程路径等信息，点击“Next”。

（3）选择目标器件，点击“Next”。

（4）选择“Block Diagram/Schematic File”作为工程类型，点击“Next”。

（5）填写工程文件名称，点击“Finish”。

2. 设计全加器原理图（1）在原理图编辑窗口中，双击鼠标左键弹出元件输入对话框。

（2）在对话框右侧打开元件库，找到所需的半加器、或门等元件。

（3）将半加器和或门等元件拖入原理图编辑窗口。

（4）连接元件，形成全加器电路。

3. 编译工程（1）选择“Processing”→“Start Compilation”开始编译。

（2）等待编译完成，检查编译报告。

4. 仿真（1）选择“Simulation”→“Start Simulation”开始仿真。

（2）在仿真窗口中观察波形，验证全加器电路的功能。

5. 下载到FPGA开发板（1）选择“Tools”→“Programmer”打开编程器。

实验五全加器的设计及应用一、实验目的（1）进一步加深组和电路的设计方法。

（2）会用真值表设计半加器和全加器电路，验证其逻辑功能。

（3）掌握用数据选择器和译码器设计全加器的方法。

二、预习要求（1）根据表5-1利用与非门设计半加器电路。

（2）根据表5-2利用异或门及与非门设计全加器电路。

三、实验器材（1）实验仪器：数字电路实验箱、万用表；（2）实验器件：74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153；四、实验原理1.半加器及全加器电子数字计算机最基本的任务之一就是进行算术运算，在机器中的四则运算——加、减、乘、除都是分解成加法运算进行的，因此加法器便成了计算机中最基本的运算单元。

（1）半加器只考虑了两个加数本身，而没有考虑由低位来的进位（或者把低位来的进位看成0），称为半加，完成半加功能的电路为半加器。

框图如图5-1所示。

一位半加器的真值表如表5-1所示。

表5-1 半加器真值表0 0 00 1 01 0 0 1 1 0 1 02 0 1 0 0 0图5-1 半加器框图由真值表写逻辑表达式：画出逻辑图，如图5-2所示：（a）逻辑图（b）逻辑符号图5-2 半加器（2）全加器能进行加数、被加数和低位来的进位信号相加，称为全加，完成全加功能的电路为全加器。

根据求和结果给出该位的进位信号。

即一位全加器有3个输入端：（被加数）、（加数）、（低位向本位的进位）；2个输出端：（和数）、（向高位的进位）。

下面给出了用基本门电路实现全加器的设计过程。

1）列出真值表，如表5-2所示。

表5-2 全加器真值表半加器全加器0 0 00 1 01 0 0 1 1 0 1 02 0 1 0 0 10 0 10 1 11 0 1 1 1 1 1 0 1 11 12 1从表5-2中看出，全加器中包含着半加器，当时，不考虑低位来的进位，就是半加器。

而在全加器中是个变量，其值可为0或1。

实验五 1位全加器的文本输入（波形仿真用）1.实验目的通过此实验让学生逐步了解、熟悉和掌握FPGA开发软件Quartus II的使用方法及VHDL 的编程方法。

学习电路的仿真方法。

2.实验内容本实验的内容是建立一个1位全加器。

在实验箱上的按键KEY1~KEY3分别为A、B 和Cin，并通过LED1~LED3指示相应的状态。

输出Sum和Cout通过LED7和LED8指示。

3.实验原理1位全加器的真值表如下所示。

表1位全加器逻辑功能真值表4.实验步骤(1) 启动Quartus II，建立一个空白工程，然后命名为full_add.qpf。

(2) 新建full_add.vhd源程序文件，编写代码。

然后进行综合编译。

若在编译过程中发现错误，则找出并更正错误，直到编译成功为止。

也可采用原理图文件的输入方式，建立半加器，然后在组成１位全加器。

原理图如下所示半加器设计1位全加器设计(3) 波形仿真步骤如下：① 在Quartus II 主界面中选择File → New 命名，打开新建文件对话框，从中选择V ector Waveform File ，如下图所示。

单击OK 建立一个空的波形编辑窗口。

选择File →Saveas 改名为full_add.vwf。

此时会看到窗口内出现如下图所示。

图 新建文件对话框 图 新建波形文件界面② 在上图所示的Name 选项卡内双击鼠标左键，弹出如图 所示的对话框。

在该对话框中单击Node Finder 按钮，弹出如图 所示的对话框。

图 添加节点对话框③ 按照下图所示进行选择和设置，先按下“list ”按钮，再按下“>>”按钮添加所有节点，最后按下“ok ”按钮。

图添加节点④波形编辑器默认的仿真结束时间为1us，根据仿真需要可以设置仿真文件的结束时间。

选择Edit→ End Time命令可以更改。

这里采用默认值不需更改。

图添加完节点的波形图⑤编辑输入节点的波形。

编辑时将使用到波形编辑工具栏中的各种工具。

实验五半加器和全加器实验五半加器和全加器一、实验目的1(掌握组合逻辑电路的分析和设计方法。

2(验证半加器、全加器、奇偶校验器的逻辑功能。

二、实验原理使用中、小规模集成门电路分析和设计组合逻辑电路是数字逻辑电路的任务之一。

本实验中有全加器的逻辑功能的测试，又有半加器、全加器的逻辑设计。

通过实验要求熟练掌握组合逻辑电路的分析和设计方法。

实验中使用的二输入端四异或门的电路型号为74LS86，四位二进制全加器的型号为74LS83A，其外引线排列及逻辑图如下:14 13 12 11 10 9 8VCC=1 =174LS86=1 =1GND1 2 3 4 5 6 774LS86引脚排列16 15 14 13 12 11 10 9C C GND B AΣ 44011 BΣ4174LS83AA 2A Σ AB V Σ B 4333CC221 2 3 4 5 6 7 874LS83引脚排列74LS83A是一个内部超前进位的高速四位二进制串行进位全加器，它接收两个四位二进制数(A~A，B~B)，和一个进位输入(C)，并对每一位产生二进制和14140 (Σ~Σ)输出，还有从最高有效位(第四位)产生的进位输出(C)。

该组件有144越过所有四个位产生内部超前进位的特点，提高了运算速度。

另外不需要对逻辑电平反相，就可以实现循环进位。

三、实验仪器和器件1(实验仪器(1)DZX-2B型电子学综合实验装置(2)万用表(MF47型)2(器件(1)74LS00(二输入端四与非门)(2)74LS86(二输入端四异或门)(3)74LS83(四位二进制全加器)(4)74LS54(双二双三输入端与或非门)四、实验内容1(设计用纯与非门组成的半加器，分析、验证其逻辑功能;解:?根据设计任务列出真值表输入输出A B Y C0 0 0 00 1 1 01 0 1 01 1 0 1?根据真值表写出逻辑表达式C=AB Y,AB，AB?对逻辑表达式进行化简Y =A?B C=AB?根据所用逻辑门的类型将化简后的逻辑表达式整理成符合要求的形式Y =A?B= C=AB,AB AAB,BAB?根据整理后的逻辑表达式画出逻辑图? Y2 & 接A 逻=AB Y? 辑1& & YY 1 接电Y=A AB 电2平 ? B 平& Y=B AB ?3 Y3 显Y=A?B 示 ? & C=AB C图5-1 半加器设计参考图?根据逻辑图装接实验电路，测试其逻辑功能并加以修正表5-1’(验证) 表5-1(分析)输入输出输入逐级输出Y B C B A B Y C A B YYYY C 1 2 3A 0 1 A 0 1 0 0 0 0 0 0 1 1 1 0 00 0 1 0 0 0 0 1 1 0 0 1 1 1 0 1 01 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 01 1 0 1 1 1 0 1 1 0 1 卡诺图Y= A?B C=AB 2(设计用异或门组成半加器，并测试其逻辑功能; 解:???步骤同上?根据所用逻辑门的类型将化简后的逻辑表达式整理成符合要求的形式Y =A?B C= AB,AB?根据整理后的逻辑表达式画出逻辑图?根据逻辑图装接实验电路，测试其逻辑功能并加以修正表5-2输入输出接接=1 A Y ? 逻电A B Y C 辑平显电0 0 0 0 平示 B ? C ? & & 0 1 1 0 图5-2测量由异或门组成的半加器的逻辑功能 1 0 1 01 1 0 12(设计用74LS54、74LS86、74LS00组成全加器，并测试其逻辑功能;解:?根据设计任务列出真值表输入输出 ?根据真值表写出逻辑表达式 Y C A B C 00 0 0 0 0 Y,ABC，ABC，ABC，ABC00000 1 0 1 0C,ABC，ABC，ABC，ABC00001 0 0 1 01 1 0 0 1 ?对逻辑表达式进行化简0 0 1 1 0，，，，，，，，Y,AB，ABC，AB，ABC,A,BC，A,BC0 1 1 0 1 00001 0 1 0 1 ，，，，，，,A,BC，A,BC,A,B,C0001 1 1 1 1，，，，，，C,ABC，C，AB，ABC,AB，A,BC0000?根据所用逻辑门的类型将化简后的逻辑表达式整理成符合要求的形式，， Y,A,B,C0，， C,AB，A,BC0?根据整理后的逻辑表达式画出逻辑图?根据逻辑图装接实验电路，测试其逻辑功能并加以修正表5-3接电平显示 C 输入输出 Y A B CY C 074LS00 & 0 0 0 0 0 ? 0 1 0 1 0 ?1 0 0 1 0 ?1 =1 =11 1 0 0 1 & & & & 0 0 1 1 0 1/2 74LS860 1 1 0 1 ? ? ? ? ? ? ? 1 0 1 0 1 ? A B C0 1 1 1 1 1 74LS54 接逻辑电平图5-34(分析四位二进制全加器74LS83A的逻辑功能;接电平显示Σ Σ Σ Σ 4321接接电“0” CC4 0 FAFAFAFA4 3 2 1 平或显“1” ? ? 示 ? ?74LS83A A/AA/AB/BB/B24 13 24 24接逻辑电平图5-4 分析四位二进制全加器74LS83A的逻辑功能表5-4输出输入C=0 C=1 00B/BA/A B/B A/A ΣΣΣΣCΣΣΣΣC24 2413131 2 3 4 4 1 2 3 4 4 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 10 1 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 1 1 1 0 0 0 0 0 1 0 11 1 0 0 1 0 1 1 0 1 0 1 1 0 0 0 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 0 0 0 0 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 1 0 1 1 0 0 1 0 1 1 0 1 0 1 1 1 0 00 0 1 0 1 1 0 1 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 1 0 1 0 0 1 1 0 1 01 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1*5(用加法器74LS83A实现BCD码和余三码之间的相互转换。

一、实验目的1. 理解全加器的原理和结构。

2. 掌握全加器的逻辑功能及其实现方法。

3. 学习全加器在实际电路中的应用。

二、实验原理全加器是一种组合逻辑电路，用于实现两个二进制数相加，同时考虑来自低位的进位信号。

全加器由三个输入端和两个输出端组成，输入端分别为两个加数位（A、B）和来自低位的进位信号（Cin），输出端分别为和位（S）和进位输出信号（Cout）。

全加器的逻辑功能如下：- 当A、B和Cin都为0时，S为0，Cout为0；- 当A、B和Cin中有一个为1时，S为1，Cout为0；- 当A、B和Cin中有两个为1时，S为0，Cout为1；- 当A、B和Cin都为1时，S为1，Cout为1。

全加器可以通过半加器（HAdder）和与门（AND）来实现。

半加器实现两个一位二进制数相加的功能，而与门用于实现进位信号的产生。

三、实验器材1. 74LS系列集成电路芯片（如74LS00、74LS86等）；2. 实验箱；3. 电源；4. 导线；5. 万用表；6. 示波器。

四、实验步骤1. 根据全加器的逻辑功能，设计全加器的原理图，包括半加器和与门；2. 将设计好的原理图连接到实验箱上，包括输入端（A、B、Cin）和输出端（S、Cout）；3. 使用万用表检测各个芯片的引脚电压，确保电路连接正确；4. 使用示波器观察输入信号和输出信号的变化，验证全加器的逻辑功能；5. 改变输入信号，观察全加器的输出信号，进一步验证其逻辑功能；6. 将全加器应用于实际电路，如实现多位加法器等。

五、实验结果与分析1. 实验结果表明，全加器能够实现两个二进制数相加，同时考虑来自低位的进位信号；2. 通过示波器观察，发现全加器的输出信号与输入信号符合逻辑功能；3. 将全加器应用于实际电路，如实现多位加法器，实验结果表明电路能够正常工作。

六、实验心得1. 全加器是一种重要的组合逻辑电路，在数字电路中具有广泛的应用；2. 在实验过程中，需要掌握全加器的原理和结构，熟悉各个芯片的功能和引脚连接；3. 实验过程中，要注意电路的连接和信号的观察，确保实验结果的准确性；4. 通过本次实验，加深了对全加器的理解，为以后的学习和工作打下了基础。

一、实验目的1. 理解全加器的逻辑功能和工作原理。

2. 掌握全加器的组成和电路结构。

3. 学习全加器在实际电路中的应用。

4. 培养动手实践能力和分析问题、解决问题的能力。

二、实验原理全加器是一种能够实现二进制加法运算的数字电路，它由半加器和与门组成。

全加器有三个输入端：两个加数输入端A和B，以及一个进位输入端Cin；三个输出端：进位输出端Cout，和输出端Sum，以及一个进位输入端Cin。

全加器的逻辑功能如下：- 当Cin为0时，全加器相当于一个半加器，即A和B相加，进位输出Cout为0，和输出Sum为A+B。

- 当Cin为1时，全加器将A、B和Cin相加，进位输出Cout为1，和输出Sum为A+B+Cin。

三、实验仪器与设备1. 数字电路实验箱2. 集成芯片（如74LS00、74LS86等）3. 导线4. 逻辑分析仪或示波器5. 实验指导书四、实验步骤1. 搭建全加器电路(1) 使用74LS86芯片搭建半加器电路，连接A、B和Sum端。

(2) 使用74LS00芯片搭建与门电路，连接Sum和Cin端，输出为Cout。

(3) 将半加器和与门电路连接起来，形成全加器电路。

2. 验证全加器功能(1) 将A、B和Cin端分别接入逻辑电平开关。

(2) 通过逻辑电平开关改变A、B和Cin端的电平，观察Cout和Sum端的输出。

(3) 将实验结果与理论计算结果进行对比，验证全加器的功能。

3. 全加器在实际电路中的应用(1) 使用全加器搭建一个4位加法器电路。

(2) 将A、B和Cin端分别接入4位二进制数输入端。

(3) 观察Cout和Sum端的输出，验证4位加法器电路的功能。

五、实验结果与分析1. 全加器功能验证通过实验验证，全加器能够实现二进制加法运算，其逻辑功能与理论计算结果一致。

2. 全加器在实际电路中的应用通过实验验证，全加器可以应用于4位加法器电路，实现多位二进制数的加法运算。

六、实验总结1. 全加器是一种能够实现二进制加法运算的数字电路，具有广泛的应用。

数字电路实验报告——全加器一、实验目的1.了解全加器的工作原理和应用。

2.掌握全加器的逻辑电路。

3.能够实现全加器的电路。

二、实验原理1.全加器的概念全加器是将三个二进制数相加的电路，其中两个输入用于加，另一个输入用于进位。

目前计算机中都采用二进制数系，因此采用全加器电路可以将二进制数计算的加、减、乘、除等运算转化为逻辑电路控制。

2.全加器电路原理全加器一般包括两个半加器，也就是相邻的两位之间的进/退位。

全加器的三个输入：A、B：相邻位的输入。

Cin：低一级的进位数。

输出：S：相邻位的和。

Cout：进位输出。

半加器（HA）是组成全加器的基本单元，其有两个输入和两个输出。

半加器的输出只考虑了A、B两个输入相加的进位情况，而对于进位需要从低一位的进位来考虑是否产生进位。

因此，需要将半加器和前一位的进位一起运算才能得到正确结果。

三、实验装置1.数字实验箱。

2.全加器IC 7483。

3.数字示波器。

四、实验步骤1. 将全加器IC 7483插在数字实验箱的插孔上。

2. 根据全加器的逻辑关系，接线如下图所示。

3. 输入逻辑信号，并观察全加器的输出结果。

4. 将输出结果接入数字示波器中，观察波形。

五、实验结果及分析本次实验使用全加器IC 7483进行数字电路的设计与实现，由于全加器具有计算机中常见的二进制数加法功能，因此在缺少专业计算机设备或软件的情况下，可以使用数字逻辑电路来进行二进制数的计算。

在实验中，传入的逻辑信号为001和010，分别作为相邻位的数字输入A、B，Cin输入为0，代表即不需要进位。

从输出结果中可以看出，在全加器电路的输出端正确得到了二进制数001和010的相加结果，即为011。

通过实验，可以发现全加器的工作原理和应用，掌握全加器的逻辑电路，并能够实现全加器电路。

六、实验结论1.全加器是一个能够将三个二进制数相加的电路。

2.全加器由两个半加器组成，每个半加器有两个输入和两个输出。

3.在计算机中常用全加器电路进行二进制数的计算。

全加器实验报告一、实验目的1、了解全加器工作原理2、设计全加器电路二、实验原理1设A 和B 分别为加数与被加数,Ci 为低位进位,S 为本位和数,Co 为向高位的进位数。

2、根据全加器的工作原理可以写出真值表输入 输出A B Ci Co S0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 13、由真值表可以写出卡诺图根据卡诺图可以写出逻辑表达式ABC C B A C B A C B A S +++=C B A ⊕⊕=BC A C B A AB C ++=o()C B A AB ⊕+=0 1 0 1 1 0 1 0 0 0 1 0 0 1 1 1S C4、根据逻辑表达式可以设计出逻辑电路图三、实验工具EWB电路仿真实验软件四、实验步骤1、查找4030,4070,4081三种芯片的基本参数，清楚实验原理2、打开EWB仿真软件，把所需要的元件从器件栏中找出放在工作区内，并按照一定的顺序摆放整齐，为连线做准备3、用检测仪器检测各器件是否正常工作4、确保各元件正常后，按照所设计的电路图链接电路5、检测电路是否链接完好，6、用检测器生成真值表并与设计的真值表对照五、实验结果电路图真值表输入输出A B Ci Co S0 0 0 0 0 0 0 1 0 1 0 1 0 0 10 1 1 1 01 0 0 0 1 1 0 1 1 0 1 1 0 1 01 1 1 1 1。

实验五组合逻辑电路（实验报告）一、实验目的1．掌握组合逻辑电路的设计方式2．熟悉常常利用组合逻辑器件的利用方式3．熟悉用逻辑门电路、74LS138和74LS151进行综合性设计的方式二、实验设备和器件设备：数字电子技术实验箱器件：74LS00，74LS20，74LS86，74LS138，74LS151三、实验内容及步骤1.实现一名全加器(1)依照组合逻辑电路的一般设计步骤，用大体门电路（74LS00，74LS20，74LS86）实现一名全加器；(2)用1片74LS138和1片74LS20实现一名全加器。

2.设计一个监测信号灯工作状态的逻辑电路，每一组信号灯由红、黄、绿三盏组成，仅有红灯R亮、仅有绿灯G亮、黄灯Y和绿灯G同时亮为正常工作状态，其余为故障状态。

故障状态时要发出报警信号。

要求用74LS151实现。

(1)逻辑抽象。

红黄绿三盏信号灯的状态为输入变量，别离用R、Y、G表示，并规定灯亮时为1，灭时为0；故障信号为输出变量，用Z表示，并规定正常工作状态下Z为0，发生故障时Z为1；(2) 列真值表于表3-1；(3) 按照真值表写出用最小项表示的Z的逻辑表达式。

(4) 依照逻辑表达式进行电路连接，画出电路连接图，并对电路进行测试。

四、实验结果及数据分析1．实现一名全加器（1）列真值表（2）由真值表得：S=ABC-1 ,C0=（3）按照逻辑表达式，画出逻辑电路图如下：用1片74LS138和1片74LS20实现一名全加器。

按照真值表得最小项表达式S=,C0=,故电路如图：经实验验证，两组实验的结果与真值表一致，以上电路正确实现了一名全加器的逻辑功能。

2．信号灯监测电路设计。

按照设计要求进行逻辑抽象和列真值表：由真值表列逻辑表达式：Z=；按照逻辑表达式列写最小项表达式：Z=,于是取得电路如图所示：通过实验验证，实验结果符合预期，电路实现了故障诊断的逻辑功能。

六、实验总结本次实验比较成功，通过本实验，我大体掌握了组合逻辑电路的设计方式，熟悉了常常利用组合逻辑器件的利用方式，进一步学习了用逻辑门电路、74LS138和74LS151进行综合性设计的方式，而且，本实验加深了我对组合逻辑电路的理解，锻炼了我的实验能力。