当前位置：文档之家 › 第六章 IO接口和总线

第六章 IO接口和总线

  • 格式：ppt
  • 大小：404.00 KB
  • 文档页数：30

下载文档原格式

  / 30

合集下载

第6章 总线和接口(简)

第6章 总线和接口(简)
EIA-RS232C，25根线，用于串行通信 IEEE-488，25根线，用于微型计算机系统与 计测仪器之间的连接
总线标准
计算机界承认或推荐的系统中互连各个模块的标准， 它通常对总线所用插座的尺寸、引线数目、各引线信 号的含义和时序做了明确的统一规定 常用的标准外部总线：
EIA-232C总线 IEEE-488总线
第六章 I/O接口与总线
I/O接口 总线
什么是I/O接口？
I/O接口是位于系统与外设间、用来协助 接口是位于系统与外设间、 接口是位于系统与外设间 完成数据传送和控制任务的逻辑电路 PC机系统板的可编程接口芯片 、 I/O总 机系统板的可编程接口芯片、 机系统板的可编程接口芯片 总 线槽的电路板（适配器） 线槽的电路板（适配器）都是接口电路
I/O端口的寻址方式
存储器映象寻址方式 I/O单独编址方式
存储器映象寻址方式
特点：把系统中的每个I/O端口都看作一个存 储单元，并与存储单元一起统一编址，这样访 问存储器的所有指令均可用来访问I/O端口， I/O 不用设置专门的I/O指令 优点：简化指令；能用类型多、功能强的访问 存储器指令对I/O设备进行操作；I/O地址空间 大小可以灵活变化 缺点：I/O译码电路较复杂；输入输出操作较 慢 典型CPU：MC6800、MC68000和68HC05
CPU与外设间的数据传送方式
程序控制方式 中断方式传送 DMA方式
程序控制方式
CPU与外设之间的数据传送是在程序控制 下完成的，分为； 无条件传送方式（同步传送方式）：在 这种方式下，程序不必检查外设的状态， 在需要进行输入或输出操作时，直接执 行输入输出指令即可 条件传送方式（查询传送方式）：在传 送数据之前，CPU要先读取外设的状态

IO接口与总线

IO接口与总线
? 不同的寄存器有不同的端口地址，即用地址访问 ? 端口由一个或多个寄存器组成 ? 接口由若干个端口加上相应的控制逻辑组成
2 I/O端口的寻址方式
? CPU 对外设访问实质上是对 IO 接口中的 端口进行 访问。为了区分接口电路的各个端口，系统为它们 各自分配了一个地址，称为 I/O 端口地址 ，通过译 码电路访问。
接口电路的结构
实现对CPU 数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB
地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU 一侧 接外设一侧
接口
端口
实现各寄存器端口
实现接口电路中的各寄存器端口的
Байду номын сангаас
寻址操作
读/写操作和时序控制
I/O端口
? 传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口
? 接口特点
? CPU的DB→I/O 接口(输出锁存器)→外设（CPU驱动LED） ? CPU的DB←I/O 接口(输入缓冲器)←外设（CPU读按键信
息）
无条件程序控制方式（二）
DB
AB M/IO RD WR
端口 译码
器
数据输入
缓冲器端
/G
口
数据输出
锁存器端
G
口
输入数据 输出数据
无条件程序控制方式（三）
………….. 处理K1 的程序
JMP
EXIT
………………….
程序查询输入方式 ( 条件传送方式 )
? 三种数据传送方式： ? 程序控制方式：无条件程序控制和程序查询 ? 中断控制方式 ? 直接存储器存取方式，DMA 方式

第6章I-O接口和总线II

第6章I-O接口和总线II
微型计算机原理与接口技术
第6章 I/O接口和总线
曹荣敏 Rongmin_cao163
计算机的最终目标是达到无障碍交流
本章学习要求
理解输入输出接口的基本概念 掌握输入输出接口的编址方式 会通过查询芯片使用手册，了解芯片用法
掌握输入输出数据的传送方式，对于查询 方式和中断方式能达到简单应用
结构与ISA兼容，EISA总线插槽与ISA插槽等长等 宽，内部被设计成为双层引脚。
2019/9/13
微机原理与接口技术
18/48
3 外围部件互连局部总线
Peripheral component Interconnect 线
PCI总
• PCI总线特点
1) 独立于处理器 2) 传输效率高 3) 多总线共存 4) 支持突发传输 5) 支持总线主控方式
备)
2019/9/13
微机原理与接口技术
36/48
• USB数据流类型和传输类型
1、USB数据流类型
控制信号流、块数据流、中断数据流、实时数据流。
2、USB的基本传输类型
1）控制传输 ：双向，用于配置设备或特殊用途， 出错重传。
2）批传输：单/双向，用于大批数据传输，要求准 确，出错重传，时间性不强。
7. 64位总线扩展信号
AD[63:32] T/S：扩展的32位地址和数据多路复用 线
C/BE[7:4]# T/S：总线命令和字节使能多路复用扩 展信号线
REQ64# S/T/S，64位传输请求信号 ACK64# S/T/S：64位传输允许信号 PAR64 T/S：奇偶双字节校验
接口标准：外设接口的规范，涉及接口信号线定义、 信号传输速率、传输方向和拓扑结构，以及电气特性 和机械特性等多个方面。

总线技术与IO接口基础

总线技术与IO接口基础
及提供相应的保护对策。
3
3.总线规范的基本内容
❖机械结构规范：
规定模块尺寸，总线插头、边沿连接器等的规格。
❖功能结构规范：
确定引脚名称与功能，及其相互连接的协议。功能结构规范是总 线的核心，通常以时序和状态来描述信息的交流、流向及管理规则。 总线在功能结构方面的规范包括： 数据线、地址线、读/写及其它控制线、状态线、时钟线、电源线 和地线等； 中断机制； 总线主控仲裁； 应用逻辑：如联络（也称握手）线、复位、自启动、休眠维护等。
34
GND
F R AME#
GND
F R AME#
35
IRDY#
GND
IRDY#
GND
36
+ 3. 3V
T RDY#
+ 3. 3V
T RDY#
37
DEVS EL#
GND
DEVS EL#
GND
38
GND
ST OP#
GND
ST OP#
39
LOCK#
+ 3. 3V
LOCK#
+ 3. 3V
40
P ER R #
A面 T RST #
T CK
+12V
GND
T MS
T DO
T DI
+5V +5V INT B# INT D# PRSNT 1#
+5V INT A# INT C# +5V Reserved
Reserved PRSNT 2#
+5V(I/O) Reserved
CONNECT OR KEY
CONNECT OR KEY
13
说明：表中带“#”的引脚为低电平有效。

第六章 IO接口和总线

第六章 IO接口和总线

1、缓冲器 74LS244
单路基本组成：
真值表 A
B
G#
0
A
1
B
1
0 G
1
0
高阻
0
状态
1A1 1A2
/1G 1A1 2Y4 1A2 2Y3 1A3 2Y2 1A4 2Y1 GND
1 2 3 4 5 6 7 8 9 10
1Y1 1Y2 1Y3 1Y4 2Y1 2Y2 2Y3 2Y4
244
20 19 18 17 16 15 14 13 12 11
需要输入设备送入信息，输出设备送出结果，这些输 入输出设备被称为外设。
通信：计算机（CPU）与外设间的数据、状态和控制
命令的交换过程统称为通信。
2、CPU与外设直接通信存在的问题 速度不匹配（CPU快，外设慢） 信号电平不匹配 （CPU使用TTL电平，外设多为机电设备） 信号格式不匹配 （CPU总线上为并行数字量，而外设有串行模拟量等） 时序不匹配 解决方案： 用I/O接口：把外设连接到CPU总线上的一组逻辑电 路的总称。用于协调外设与主机之间的信息交换。
2、译码的常用方法
线选法
利用一根地址线，产生指定的端口地址的选择信号。
A7
PORT1
当A7=1,选中PORT1，地址可为80H 当A6=1,选中PORT2，地址可为40H 当A5=1,选中PORT3，地址可为20H
A6
PORT2
对于PORT1，地址为81H，82H，83H
等仍可选中。
A5
PORT3
无条件输出电路例子 例：假设该端口号为
0# D0
80H，要想让0、2、4、
6号灯亮，如何编写
D1
1D 2D

第六章IO接口与总线

第六章IO接口与总线
外设的速度与CPU相比要慢好几个数量级，且不同外 设之间的速度也相差很大，为了保证数据传输的可靠 性，CPU一定要等外设准备就绪之后才能执行输入/ 输出操作，而外设就绪的时刻对CPU而言是随机的， 因此需要同步。
三种数据传送方式： 程序控制方式：无条件程序控制和程序查询 中断控制方式 直接存储器存取方式，DMA方式
第六章 I/O接口 和 总线
6.1 I/O接口概述ຫໍສະໝຸດ 一、 I/O接口的功能 二、简单的输入输出接口芯片 三、I/O端口及其寻址方式 四、CPU与外设间的数据传送方式
6.2 总线
回顾：
CPU
控 制 器
运算器 寄存器
DB AB
CB
存储器 00000H
~ FFFFFH
I/O接口 0000H
~ FFFFH
I/O外设
接口电路的结构
实现对CPU数据总线速度 和驱动能力的匹配
DB 总线驱动
主 AB 地址译码
机 CB 控制逻辑
数据 缓冲器
状态 寄存器
控制 寄存器
数据信息
外 状态信息 设
控制信息
接CPU一侧 接外设一侧
接口
端口
实现各寄存器端口
实现接口电路中的各寄存器端口的
寻址操作
读/写操作和时序控制
I/O端口
传送这三种信息的接口电路中的寄存器称为数据 端口、状态端口和控制（命令）端口
存储器映像方式 I/O独立编址方式
两种编址方式比较（一）
内 存 空 间
分别是分离 编址？还统
一编址？
I/O 空 间
内
存
I/O
空
空
间
间
（1）存储器映像编址
指I/O端口与存储器共享一个寻址空间，又称为统一编 址。在这种系统中，CPU可以用同样的指令对I/O端口 和存储器单元的进行访问。

《IO接口与总线》课件


IO口控制方式
1
程序控制方式
通过编程来控制IO口的状态和操作，灵活
直接控制方式
2
性高。
通过物理连接来控制IO口的状态和操作，
简单直接。
3
中断控制方式
通过处理中断信号来响应外部设备的输 入或输出操作，实时性高。
常见IO接口概述
Universal Serial Bus (USB)
USB是一种用于计算机与外部设 备之间数据传输和连接的通用接 口标准。
《IO接口与总线》PPT课 件
欢迎来到《IO接口与总线》PPT课件。本课程将介绍IO接口的定义、IO口与总 线的区别、IO口的通信和控制方式，以及常见IO接口和总线的概述。
IO接口定义
1 什么是IO接口?
IO接口是计算机系统中用 于与外部设备进行数据交 换的接口。
2 IO接口的作用
IO接口充当计算机和外部 设备之间的桥梁，使得计 算机可以与外部设备进行 通信和控制。
3 常见的IO接口
常见的IO接口包括USB、 HDMI、VGA、Serial等。
IO口通信方式
并行通信
并行通信通过同时发送多个数 据位来实现更高的通信速度。
串行通信
串行通信逐位地发送数据，适 用于长距离传输和高噪音环境。
同步通信
同步通信使用时钟信号来协调 发送和接收数据，在数据传输 过程中保持一致性。
1 什么是总线?
总线是计算机内部各个组件之间传输数据的公共通道。
2 总线的分类
常见的总线包括数据总线、地址总线和控制总线，用于传输数据、地址和控制信号。
3 常见的总线类型
常见的总线类型包括ISA总线、PCI总线、USB总线等。
总线通信方式
1ห้องสมุดไป่ตู้

第六章_IO接口和总线讲解


中断服务程序
启动外设
外设准备好 输入设备Ready=1 中断请求 输出设备 Busy=0
中断响应
中断请求 外设又一次准备好
中断响应
数据IN/OUT IRET
18
2019/8/3
4. DMA方式
第6章 I/O接口和总线
（1）DMA方式的提出----为什么要用DMA方式传送数据？
查询方式：查询时占用CPU时间。 中断方式：比查询方式传送效率高，但执行中断服务程序，
输入时，外设数据已送到三态缓冲器。 输出时，CPU的输出信息已送到输出锁存器输入端。
14
2019/8/3
2.查询方式
第6章 I/O接口和总线
无条件传送的局限性：对于那些慢速的或总是准备好的 外设是适用的。
所谓查询方式就是微型计算机利用程序不断询问外部设 备的状态，根据它们所处的状态来实现数据的输入和输出。
安排在内存的地址空间中，外设地址 与内存地址统一编址。 优点：不需要专门的输入输出指令，
可用全部的存储器操作指令。 如：mov kou1,bx 缺点：外设占用内存单元，相对减少
了内存容量。
第6章 I/O接口和总线
内存与外设
00000 00001
65
F3
02
00
24
内存
E0
EFFFF
F0000
F0001
查询工作方式1示5 意图
2019/8/3
(1)单一外设查询
CPU先查询外设状 态，而后决定数 据的传送。
第6章 I/O接口和总线
单一外设查询示意图
16
2019/8/3
(2)多个外设查询方式工作
2
多个外设查询方式工作流程

IO接口和总线


DMA传送方式
CPU
与
在存储器和外设之间建立起直接的数据传送
外
通路，即不经由CPU，而由专门的DMA控制器
设 间
实现存储器和外设之间的操作。
的
传送就不必进行保护现场等一系列额外操作，
数
从而减轻了CPU的负担，因此特别适合于高
据 传
速度大批量数据传送的场合。
送
要增设DMA控制器，硬件电路比前两种方式
第6章 I/O接口和总线
1
I/O接口
– I/O接口的功能 –简单的输入输出接口芯片 – I/O端口及其寻址方式 –CPU与外设间的数据传送方式
总线
2
I/O接口功能
• 必要性
–速度不匹配 –信号电平不匹配 –信号格式不匹配 –时序不匹配
• 功能
–数据缓冲-锁存器、缓冲器 –信号电平转换-MC1488、MC1489、MAX232、MAX233 –信息逻辑转换-A/D、D/A –时序控制 –地址译码 –中断控制
3
输入输出接口芯片
数据缓冲器 74LS245(74LS244)/8286(8287) (8287输 入与输出反相,74LS244单向)
地址锁存器74LS373/8282(8283)(8283输 入与输出反相)
4
I/O端口及其寻址方式
• 数据端口：数据缓冲 • 状态端口：状态信号
– 准备就绪位 – 忙碌位 – 错误位
能用功能强的存储器指令访问 I/O设备；
必须用全译码方式形成I/O地 址，译码电路复杂；
• 指令系统需要有专门的IN和 OUT指令，这些指令没有存储 器指令强；
• I/O地址译码电路较简单；
• 执行速度快；
延长了输入输出操作时间。

第6章 IO接口和总线



PC/AT机的I/O端口分配（表6.3）
系统板 I/O通道

作业
P259：3、4、7
②I/O操作时使用的指令字节长，增加操作时间。
6.1.4 CPU与外设间的数据传送方式

程序控制方式

无条件传送方式 条件传送方式


中断方式
DMA方式
1 . 程序控制方式

以CPU为中心，数据传送的控制来自CPU，通过预先 编制好的输入或输出程序（传送指令和I/O指令）实 现数据的传送。
74LS373锁存器逻辑电路和真值表
6.1.3 I/O端口及其寻址方式
一个基本的外设接口如图所示：
2. I/O端口的寻址方法
CPU通过对I/O端口寻址，连接并访问与I/O端 口相连的外设。每个外设I/O端口都有自己的地址。 I/O单独编址方式 I/O端口寻址方式： 存储器映象寻址方式
⑴I/O单独编址方式

程序控制的数据传送分为无条件传送、有条件传送；
1）无条件传送方式
2）条件传送

又称“查询传送方式”。用于外设的定时是不固定的或未 知的场合，CPU必须先对外设进行状态检测。 完成一次传送过程的步骤如下：

（1）通过执行一条输入指令，读取所选外设的当前状态。 （2）根据该设备的状态决定程序去向，如果外设正处于“忙” 或“未准备就绪”，则程序转回重复检测外设状态，如果 外设处于“空”或“准备就绪”，则发出一条输入/输出指 令，进行一次数据传送。
74LS244缓冲器逻辑电路和引脚图
（2）8路双向数据收发器74LS245 三态输出的8总线收发器； 内部包括8个双向三态缓冲器，A1~A8，B1~B8； 两个控制端—使能端 G 和方向控制端DIR； 芯片的功能见表6-2。 表 74LS245的真值表
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

4、DMA控制方式(存储器直接存取)
内存与外设间数据传输频繁时，采用中断方式，每传 送一次数据，就必须经历中断处理的全部步骤，浪费 时间，而且需要CPU中的寄存器作为传输的中介。
DMA方式：是一种不需要CPU干预也不需要软件介入
的高速数据传送方式。在外设(如磁盘)与内存之间成
批传送数据时，完全在DMA控制器 （DMAC）控制
端口、状态端口和控制（命令）端口
不同的寄存器有不同的端口地址，即用地址访问
端口由一个或多个寄存器组成
接口由若干个端口加上相应的控制逻辑组成
9
2 I/O端口的寻址方式
CPU对外设访问实质上是对IO接口中的端口进行
访问。为了区分接口电路的各个端口，系统为它们
各自分配了一个地址，称为I/O端口地址，通过译
19
查询控制的程序流程
读取状态端口
READY?
N
Y 读/写数据端口 状态端口复位
传送完？
20
程序查询方式的输入接口电路
数据端口读选通 ④
DB(数据、状态) ⑤
③ 数据缓冲器 (输入端口)
锁 存 器
R
Q D
输入数据
①
状态缓冲器 READY（输入端口） ② 状态端口读选通
D0
＋5V
输 入 设 备
输入选通
28
总线
定义：用于各部件之间传送信息的公共通路称 为总线 分类：
片级总线：芯片内部通过引脚引出的总线，用于芯 片级的互联，实现CPU主板或其它插件板上各种芯 片之间的互连。例：CPU与存储器、IO接口、译码 电路的连接的这类总线 系统总线：板级总线，用于微机系统中各插件版之 间的连线。包括ISA总线等 外部总线：通信总线，用于微机系统之间通信的总 线，例如RS232总线、USB总线等。
27
练习P262 ：7
某一个微机系统，有8块IO接口芯片，每个芯片占用8 个端口地址，若起始地址为300H，8块芯片的地址连 续分布，用74LS138做译码器，画出译码电路并说明 每块芯片的端口地址范围
74LS138
A9 A8 A7 A6 A5 A4 A3 G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

缺点：
专用I/O指令的功能一般比较弱； CPU要提供区分存储器访问和IO访问的控制信号。
13
2、I/O独立编址（二）
80X86系列微处理器采用独立的I/O编址方式
CPU使用地址总线中的A0～A15来寻址I/O口， 故最大I/O空间是64K个字节端口（或32K个字 端口）
14
四
CPU与外设间的数据传送方式
外设的速度与CPU相比要慢好几个数量级，且不同外 设之间的速度也相差很大，为了保证数据传输的可靠 性，CPU一定要等外设准备就绪之后才能执行输入/ 输出操作，而外设就绪的时刻对CPU而言是随机的， 因此需要同步。 三种数据传送方式： 程序控制方式：无条件程序控制和程序查询 中断控制方式 直接存储器存取方式，DMA方式
E DTR 1
DTR
A B A B 不导通 5
E DTR 1 E 1
3、74LS373
具有三态输出的TTL电平锁存器
G
G电平锁存引脚 OE 输出允许引脚
如果希望先输入数据锁存，然 后在适当时刻输出，该如何？
6
三 1、IO端口
CPU与外设通信时传送的信息由：数据信息、状态信息及控制信息
第六章 I/O接口 和 总线
6.1 I/O接口概述
一、 I/O接口的功能 二、简单的输入输出接口芯片 三、I/O端口及其寻址方式 四、CPU与外设间的数据传送方式
6.2 总线
1
回顾：
CPU 运算器 控 制 器 DB AB CB 存储器 00000H ~ FFFFFH I/O接口 0000H ~ FFFFH
18
程序查询输入方式(条件传送方式 )
一种CPU主动、外设被动的I/O操作方式，很好 地解决了CPU与外设之间的同步问题 接口特点：避免了对端口的“盲读”、“盲写” ，数据传送的可靠性高，并且硬件接口相对简单。 缺点是CPU工作效率低，I/O响应速度慢； 外设要求：状态口和数据口 在有多个外设的系统中，CPU的查询顺序由外设 的优先级确定
16
无条件程序控制方式（二）
DB AB 端口 译码 器
数据输入 缓冲器端 口
数据输出 锁存器端 口
输入数据
M/IO
RD WR
/G
输出数据
G
17
无条件程序控制方式（三）
根据按键转向相应的服务程序。 START: MOV DX，INPORT IN AL，DX；读入按键状态 TEST AL，01H；判断最低位按键 JNZ K1；最低位按键没闭合，转 …………………；处理K0的程序 JMP EXIT K1：TEST AL，02H； JNZ K2；次低位按键没闭合，转 …………..处理K1的程序 JMP EXIT ………………….
接口电路的结构
实现对CPU数据总线速度 和驱动能力的匹配
DB
数据信息
总线驱动
数据 缓冲器 状态 寄存器 控制 寄存器 接外设一侧
主 机
AB
状态信息
外 设
地址译码
CB
控制信息
控制逻辑
接CPU一侧
接口
实现各寄存器端口 寻址操作
端口
实现接口电路中的各寄存器端口的 8 读/写操作和时序控制
I/O端口
传送这三种信息的接口电路中的寄存器称为数据
下完成外设与内存的数据传送，而不必 CPU的干预。
25
DMA方式原理方框图
DB 请求 HOLD DMAC CPU 响应 HLDA MEM I/O
AB
26
DMA的工作流程
传送前，CPU首先将有关参数，包括DMAC的工作方式， 要访问的存储单元的首地址，要传送的字节数等预先写入 DMAC。 当外设需要传送数据时，向DMAC提出请求，该信号应该 维持到DMAC响应为止。 DMAC收到请求后，向CPU提出HOLD总线请求，申请借 用总线，CPU在当前总线周期结束时，将响应该请求，发回 HLDA信号，然后输出高阻态放弃总线。 DMAC向外设发回响应，DMA传送开始。DMAC接管总 线，将数据从外设顺序传送到存储器，并进行地址增量，对 传送次数计数等操作，一直到传输完成，将HOLD信号置为 无效，将总线交还给CPU。
芯片1 芯片2 芯片3 芯片4 芯片5 芯片6 芯片址范围：308H-30FH 地址范围：310H-317H 地址范围：318H-31FH 地址范围：320H-327H 地址范围：328H-32FH 地址范围：330H-337H 地址范围：338H-33FH
21
查询输入程序
状态信息占用数据线的D0位，查询程序如下：
PORT_SI；状态口地址 PORT_IN；数据口地址, 传送 COUNT_1字节的数据到内存空间 MOV READ_SI:IN CX， COUNT_1 AL，PORT_SI TEST AL, 01H JZ IN MOV
输入状态信息
READY?
15
无条件程序控制方式（一）
也称同步传送方式。是最简单的I/O控制方式， CPU可以随时根据需要，无条件地读写I/O端口 外设要求：简单，数据变化缓慢。外设被认为始 终处于就绪状态。始终准备好数据或者始终准备 好接收数据。 接口特点
CPU的DB→I/O接口(输出锁存器)→外设（CPU驱动LED） CPU的DB←I/O接口(输入缓冲器)←外设（CPU读按键信息）
29
总线标准
总线标准：指在计算机界承认或推荐的系统中互连各个
模块的标准。通常对插座的尺寸、引线数目、各引线信
号的含义和时序等做明确的统一规定。
30
23
中断控制方式
AB DB
端口译码
端口译码
数据缓冲 控制端口
DB 输 入 设 备
WR INTR
INTA
中断屏蔽触发 器 Q D 中断请求触 READY Q 发器 D R +5V
中断可以被响应的条件： 中断请求触发器置位、中断屏蔽触发器清零、CPU开中断 24 （IF）、CPU未处理高级中断、当前指令执行完
DB
数据信息
主
机
AB
CB
接口电 路
状态信息
外 设
控制信息
不同的信息进入不同的寄存器，通常将这些寄存器和他们的控制 逻辑统称为IO端口。CPU可对端口的信息直接读写。对应三种 端口：数据端口、状态端口、命令端口（控制端口）。三种信息 分别进入三种端口的寄存器，完成不同的功能。但是传输的通道 7 都是一样的，都是通过数据总线。
缺点：I/O端口占用了主存地址，相对减少了主存的可
用范围。
12
（2）I/O独立编址（一）
指主存地址空间和I/O端口地址空间相互独立，分 别编址。CPU通过指令来区分是访问I/O口还是存 储单元 优点：



主存和I/O端口的地址可用范围都比较大；
操作存储器指令和操作端口指令明显分开，清晰易读。
3
二、简单的输入输出接口芯片
1、缓冲器：74LS244
TTL 8位单向缓冲器
作用：缓冲+提高总线驱动能力 简述：分成4位的两组，当成8位 数据使用时，两个控制端连接在一 起。控制端低电平有效
常用连接：A端接外设，Y端接
CPU的数据总线。两个G端并接， 由CPU片选。
4
2、74LS245 TTL8位双向缓冲器 控制端连接在一起， 低电平有效。 可以双向导通，输 出与输入同相。
N
Y 输入数据信息
；查询READY
READ_SI AL，PORT_IN