2_4GHz低噪声放大器_LNA_的设计与仿真

低噪声放大器LNA噪声系数测试技术研究低噪声放大器（Low-Noise Amplifier，LNA）是一种用于增加输入信号的幅度而几乎不引入额外噪声的放大器。

在无线通信系统中，LNA被广泛使用于接收信号链路中，扮演着信号前端放大器的角色。

因此，准确评估LNA的噪声性能至关重要。

本文将介绍LNA噪声系数测试技术的研究。

首先，我们需要了解噪声系数（Noise Figure，NF）的概念。

噪声系数是评估放大器如何将噪声引入到输出信号中的指标。

它衡量了LNA引入的噪声相对于输入信号的强度。

NF的单位是dB，值越小表示LNA引入的噪声越少。

为了测试LNA的噪声系数，我们需要使用两种基本方法：热噪声法和恒压降噪声法。

热噪声法是通过将LNA输入端短路，并测量输出端的噪声功率来评估噪声系数。

此时，LNA输入端相当于接收到一个噪声功率等于室温KTB的等效噪声电源。

K是玻尔兹曼常数，T是温度，B是系统带宽。

通过测量输出端的噪声功率和输入端的噪声电源功率，可以计算出噪声系数的值。

恒压降噪声法是通过在待测LNA输入端接入一个可变噪声源，并逐渐将其噪声功率降低到一个非常小的水平，同时测量输出端的噪声功率。

通过测量不同噪声功率下的输出噪声功率以及输入噪声功率的比值，可以得到噪声系数。

除了上述两种基本方法，还有一些扩展技术可以提高噪声系数测试的准确性，例如冷电流抵消技术、矩阵法、外差法等。

这些技术可以在一定程度上消除测试中的系统误差，提高测试结果的可靠性。

为了实现LNA噪声系数的精确测试，还需要注意以下几点：首先，要选择合适的测试仪器。

噪声系数测试仪器应具备宽频带、低噪声、高灵敏度等特点。

矢量网络分析仪（Vector Network Analyzer，VNA）通常被广泛应用于LNA的噪声系数测试。

其次，要定制合适的测试夹具。

测试夹具应该具备低插入损耗、高隔离度和低噪声等特点，以保证测试结果的准确性。

最后，要注意测试环境的控制。

2.4GHz低噪声放大器概述2.4GHz低噪声放大器是一种广泛应用于射频收发系统中的重要组件，其主要功能是放大输入信号并降低噪声功率，以提高系统的灵敏度和性能。

在无线通信、雷达、卫星通信等领域中，低噪声放大器发挥着关键作用。

本文将介绍2.4GHz低噪声放大器的工作原理、设计要点以及常见的应用案例。

工作原理2.4GHz低噪声放大器的工作原理基于通信系统中的信号放大和噪声特性。

在信号传输过程中，原始信号的功率很小，为了保持信号的强度，需要将其放大到一定的幅度。

放大信号时，要尽量避免引入额外的噪声，以免干扰原始信号。

低噪声放大器的关键是降低输入信号的噪声功率，在放大信号的同时尽量减小噪声的增益。

这通常通过选择合适的器件和电路设计来实现。

在2.4GHz频段，常用的器件包括高电子迁移率晶体管（HEMT）、增强型场效应晶体管（eFET）和双极晶体管（BJT）等。

设计要点1. 选择合适的器件在设计2.4GHz低噪声放大器时，需要选择合适的器件来实现高增益和低噪声。

一般来说，HEMT器件在高频率下具有较低的噪声指标，可以被视为较好的选择。

此外，还应考虑器件的线性度、功耗和可靠性等因素。

2. 优化电路布局电路布局对低噪声放大器的性能有重要影响。

合理的布局可以减小电路之间的相互干扰，降低噪声水平。

应尽量缩短信号线和功率线的长度，减小回路面积，同时避免引入额外的杂散电容和电感。

此外，分析和优化传输线、匹配网络和功率供应电路等也是布局设计的重点。

3. 进行合理的匹配网络设计匹配网络在低噪声放大器中起到了很重要的作用。

合理设计匹配网络可以提高信号的传输效率和匹配度，降低反射损耗和噪声功率。

常用的匹配网络包括巴尔孔匹配器、L型匹配器和Pi型匹配器等。

4. 使用合适的供电电源供电电源的稳定性和纹波水平对低噪声放大器的性能有直接影响。

使用合适的供电电源可以降低噪声水平，提高放大器的线性度和稳定性。

应选择低纹波的稳压器或低噪声放大芯片作为供电电源，同时注意供电线和信号线的分离布线。

低噪声放大器的两种设计方法与低噪声放大器设计实例低噪声放大器的两种设计方法低噪声放大器（LNA）是射频收发机的一个重要组成部分，它能有效提高接收机的接收灵敏度，进而提高收发机的传输距离。

因此低噪声放大器的设计是否良好，关系到整个通信系统的通信质量。

本文以晶体管ATF-54143为例，说明两种不同低噪声放大器的设计方法，其频率范围为2～2．2 GHz；晶体管工作电压为3 V；工作电流为40 mA；输入输出阻抗为50 Ω。

1、定性分析1.1、晶体管的建模通过网络可以查阅晶体管生产厂商的相关资料，可以下载厂商提供的该款晶体管模型，也可以根据实际需要下载该管的S2P文件。

本例采用直接将该管的S2P文件导入到软件中，利用S参数为模型设计电路。

如果是第一次导入，则可以利用模块S-Params进行S参数仿真，观察得到的S参数与S2P文件提供的数据是否相同，同时，测量晶体管的输入阻抗与对应的最小噪声系数，以及判断晶体管的稳定性等，为下一步骤做好准备。

1.2、晶体管的稳定性对电路完成S参数仿真后，可以得到输入／输出端的mu在频率2～2．2 GHz之间均小于1，根据射频相关理论，晶体管是不稳定的。

通过在输出端并联一个10 Ω和5 pF的电容，m2和m3的值均大于1，如图1，图2所示。

晶体管实现了在带宽内条件稳定，并且测得在2．1 GHz时的输入阻抗为16．827-j16．041。

同时发现，由于在输出端加入了电阻，使得Fmin由0．48增大到0．573，Γopt为0．329∠125．99°，Zopt=（30．007+j17．754）Ω。

其中，Γopt是最佳信源反射系数。

1.3、制定方案如图3所示，将可用增益圆族与噪声系数圆族画在同一个Γs平面上。

通过分析可知，如果可用增益圆通过最佳噪声系数所在点的位置，并根据该点来进行输入端电路匹配的话，此时对于LNA而言，噪声系数是最小的，但是其增益并没有达到最佳放大。

因此它是通过牺牲可用增益来换取的。

基于ADS的低噪声放大器设计与仿真低噪声放大器（Low Noise Amplifier，简称LNA）是一种用于放大微弱信号的模拟电路。

在通信系统、雷达系统和无线传感器网络等应用中，LNA被广泛使用。

设计和仿真低噪声放大器可以通过多种方式实现，而其中一种常见的方法是基于开环电压增益的放大器设计技术。

下面将介绍如何基于ADS （Advanced Design System）软件进行LNA的设计与仿真，以实现低噪声和高增益。

首先，选择适当的晶体管器件。

根据所需的频率范围和特性要求，选择合适的晶体管型号。

ADS软件提供了多种晶体管模型，可以根据需要进行选择。

其次，进行电路拓扑设计。

根据晶体管的输入和输出阻抗要求，选择合适的匹配网络。

同时，还需要设计适当的偏置电路，以确保晶体管工作在最佳工作点。

然后，进行S参数仿真。

使用ADS软件的S参数仿真工具，对电路进行S参数仿真。

通过调整匹配网络和偏置电路，优化电路的S参数，以获得最佳的增益和带宽。

接下来，进行噪声参数仿真。

使用ADS软件的噪声参数仿真工具，对电路进行噪声参数仿真。

根据要求，选择适当的噪声参数模型，以评估电路的噪声性能。

然后，进行稳定性分析。

使用ADS软件的稳定性分析工具，对电路进行稳定性分析。

通过调整反馈网络和补偿网络，确保电路的稳定性。

最后，进行时域和频域仿真。

使用ADS软件的时域仿真和频域仿真工具，对电路进行时域和频域分析。

通过调整电路参数，优化电路的动态性能和频率响应。

需要注意的是，在整个设计过程中，应根据需要进行多次优化。

可以通过改变电路拓扑、调整匹配网络和偏置电路等方式进行优化。

总结起来，基于ADS的低噪声放大器设计与仿真主要包括晶体管选择、电路拓扑设计、S参数仿真、噪声参数仿真、稳定性分析、时域和频域仿真等步骤。

通过多次优化，可以实现低噪声和高增益的设计要求。

实验3 低噪声放大器设计与仿真实验目的：1.了解微波低噪声放大器的技术指标和设计方法；2.掌握使用ADS软件进行微波有源电路的设计、仿真与优化。

实验内容：3.1 低噪声放大器的基础知识3.2 晶体管直流工作点扫描3.3 晶体管S参数扫描3.4 SP模型的仿真设计3.1 低噪声放大器的基础知识1. 低噪声放大器的作用●放大微弱信号●降低噪声干扰在接收机或各种特定的无线通信系统中，能有效提高灵敏度的关键因素就是降低接收机的噪声系数，而决定接收机的噪声系数的关键部件就是处于接收机最前端的低噪声放大器。

因此，低噪声放大器的设计对整个接收机来说是至关重要的。

2. 低噪声放大器的主要技术指标●噪声系数●放大器增益●增益平坦度●稳定系数●输入输出驻波比●通频带、中心频率●输出功率●…提高低噪声放大器的增益对降低接收机的噪声系数是非常有利的，但是低噪声放大器的增益过高会影响到整个接收机的动态范围。

因此，一般来说，低噪声放大器的增益应与系统的整机噪声系数、接收机的动态范围等结合起来考虑。

3. 低噪声放大器的设计方法①选择合适的晶体管，下载并安装晶体管的库文件。

②进行直流分析，确定直流工作点。

③偏置电路设计。

④稳定性分析。

⑤噪声系数圆和输入匹配设计。

⑥最大增益的输出匹配设计。

⑦匹配网络的实现。

⑧版图的设计。

⑨原理图和版图的联合仿真。

4. 软件仿真注意事项➢仿真时模型的选择1晶体管✓sp模型：属于小信号线性模型，模型中已经带有了确定的直流工作点，和在一定范围内的S参数，仿真时要注意适用范围。

Sp模型只能得到初步的结果，对于某些应用来说已经足够，不能用来做大信号的仿真，或者直流馈电电路的设计，不能直接生成版图。

✓大信号模型：可以用来仿真大、小信号，需要自行选择直流工作点，仿真时要加入馈电电路和电源。

带有封装的大信号模型可以用来生成版图。

➢仿真时模型的选择2集总参数元件：电容、电阻、电感✓在进行电路优化时，可直接选用参数连续变化的模型✓在系统设计最后，需要把这些优化过的元件替换为器件库中系列中的元件才是可以制作电路、生成版图的。

第50 卷第 10 期2023年10 月Vol.50，No.10Oct. 2023湖南大学学报（自然科学版）Journal of Hunan University（Natural Sciences）2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计傅海鹏†，史昕宇（天津大学微电子学院，天津 300072）摘要：为满足高性能射频前端接收部分对高线性度的需求，基于SiGe BiCMOS工艺设计并实现了一款工作在2.4 GHz频段的高线性度低噪声放大器（Low Noise Amplifier，LNA）.该放大器采用Cascode结构在增益与噪声之间取得平衡，在Cascode结构输入和输出间并联反馈电容，实现输入端噪声与增益的同时匹配.设计了一种改进的动态偏置有源电流镜以提升输入1 dB压缩点及输入三阶交调点的线性度指标.为满足应用需求，LNA与射频开关及电源模块集成组成低噪声射频前端接收芯片进行流片加工测试.测试结果表明：在工作频率2.4 ~2.5GHz内，整个接收芯片增益为14.6 ~15.2 dB，S11、S22<-9.8 dB，NF<2.1 dB，2.45 GHz输入1 dB压缩点为-2.7 dBm，输入三阶交调点为+12 dBm.芯片面积为1.23 mm×0.91 mm.该测试结果与仿真结果表现出较好的一致性，所设计的LNA展现出了较好的线性度表现.关键词：低噪声放大器；线性度；射频前端芯片；BiCMOS工艺中图分类号：TN402 文献标志码：ADesign of 2.4 GHz RF Front-end High Linearity SiGe Low Noise AmplifierFU Haipeng†，SHI Xinyu（School of Microelectronics，Tianjin University，Tianjin 300072，China）Abstract：To meet the high linearity requirement of high-performance RF front-end receivers， a high linearity low noise amplifier （LNA）operating at 2.4 GHz based on SiGe BiCMOS technology is proposed. The amplifier adopts the cascade structure to achieve a balance between gain and noise， and the feedback capacitor is connected in parallel between the input and output of the Cascode structure to achieve simultaneous noise and power match. An improved dynamic bias active current mirror is designed to improve the linearity parameters of the input 1 dB compression point and the input-referred third-order intercept point. To meet the requirements in application， LNA is integrated with an RF switch and power module to form an RF receiver front-end chip for processing and testing. The test results show that： within the operating frequency range of 2.4 ~ 2.5 GHz， the gain of the whole receiver chip is 14.6 ~ 15.2 dB. Return loss < -9.8 dB， and NF < 2.1 dB. At 2.45 GHz， the input 1 dB compression point is -2.7 dBm， and the input-referred third-order intercept point is +12 dBm. The chip area is 1.23 mm×0.91 mm. The test results are consistent with the simulation results， and the designed LNA exhibits good linearity performance.∗收稿日期：2023-02-22基金项目：国家自然科学基金资助项目（62074110），National Natural Science Foundation of China（62074110）作者简介：傅海鹏（1985—），男，黑龙江齐齐哈尔人，天津大学副教授† 通信联系人，E-mail：************.cn文章编号：1674-2974（2023）10-0077-07DOI：10.16339/ki.hdxbzkb.2023240湖南大学学报（自然科学版）2023 年Key words：low noise amplifiers；linearity；radio frequency front-end chip；BiCMOS technology低噪声放大器要求在自身不引入较大噪声的同时，将接收到的微弱信号进行线性放大.作为接收机中的第一个放大器，LNA的性能在很大程度上影响整个系统的噪声、线性度、灵敏度等指标.近年来，通信技术的发展和进步让视频会议、网络教学等各种应用场景得以实现，改变了人们的生活方式［1-3］.为了适应不断扩大的接入设备数量，满足不断增长的数据吞吐量及速率需求，无线通信协议标准也在不断发展.其中，无线通信协议中诸如调制阶数的提升及系统灵敏度要求的提高对射频前端接收部分的线性度提出了更高的需求.这为LNA的设计带来了新的挑战，LNA需要具有更高的线性度、更低噪声、更高增益，以及更低的面积成本等［4］.为实现高线性度需求，文献［5］采用多栅晶体管（Multiple Gated Transistor，MGTR）结构，分别将主、从CMOS晶体管偏置在饱和区和亚阈值区，实现对整体跨导二次导数的抵消，从而提升线性度.然而，该方案仅适用于CMOS工艺.文献［6］采用堆叠晶体管的方法设计了一种堆叠三级的cascode低噪声放大器.堆叠使得放大器可以使用更高的电源电压，从而获得更大的信号摆幅范围.功耗的提升也使得线性度得以提升.但这显著牺牲了功耗，不符合低功耗应用的发展趋势.文献［7］通过改进偏置电路提升线性度，但是其在大信号时，经电阻泄漏的射频电流会直接流入偏置电路中，偏置电路与放大器间镇流电阻的压降变化仍会带来低噪声放大器输入1 dB压缩点的前移，恶化放大器线性度.从工艺考虑，虽然CMOS工艺具有成本较低、易于集成等优势，但是噪声和线性度较差［8］.而GaAs等Ⅲ/Ⅴ族工艺与之相反，性能优秀，但价格高昂且不易集成［9］.与上述主流工艺对比，SiGe BiCMOS工艺不仅具有CMOS工艺易于集成的特点，还具有可与GaAs等Ⅲ/Ⅴ族工艺相比拟的性能和价格优势，是一种适合射频LNA设计的具有高性价比的折中选择［10］.针对上述挑战并考虑工艺特点，本文采用SiGe BiCMOS工艺，设计并实现了一款工作在2.4 GHz频段的射频前端LNA.通过并联电容反馈技术在输入端同时实现增益和噪声匹配，并结合SiGe工艺特点，采用改进的动态偏置电路，克服镇流电阻压降影响，对泄漏的射频电流也加以利用，在不提升静态功耗的同时，实现线性度提升.为适应不同强度信号下的工作情况，该LNA可在LNA模式和旁路（Bypass）模式间切换.1 电路设计本文提出的全集成LNA整体框图如图1所示.整体电路由LNA、偏置电路、单刀双掷（Single PoleDouble Throw，SPDT）收发开关及Bypass支路构成.芯片整体通过单刀双掷开关选通发射、接收支路. LNA接收部分在输入信号较小时，通过逻辑控制开关使电路工作在LNA模式，实现低噪声放大功能.在输入信号较大时，电路工作在Bypass模式，对信号进行旁路衰减，供后级电路处理.1.1 开关设计本文使用的单刀双掷开关如图2所示.开关电路结构采用串并联结构，导通时开启串联支路，关闭并联支路，实现导通低插入损耗；关断时关闭串联支路，导通并联支路，实现关断高隔离度.由于发射、接收支路具有不同的功率容量需求，整体电路设计为非对称结构.当LNA_EN为高电平，PA_EN为低电平时，射频开关选通接收支路，M1管关断隔离发射支路，天线ANT端口接收信号经过M2、M3管从RX端输出至LNA主体放大；当LNA_EN为低电平，PA_EN为高电平时，M2、M3关断隔离接收支路，PA发出的大功率信号由TX端口经过M1管从ANT端输出.1.2 LNA及Bypass设计低噪声放大器在稳定的条件下，主要性能指标图1 全集成LNA框图Fig.1 Block diagram of fully integrated LNA78第 10 期傅海鹏等：2.4 GHz 频段射频前端高线性度SiGe 低噪声放大器设计包含噪声系数、增益及线性度，良好的设计需要在三者之间权衡折中，一般噪声系数和增益的优先级较高［11-12］.本文所设计的LNA 放大器部分如图3所示，放大器主体由三极管Q CE 和Q CB 构成器件数较少的共射共基结构，减少晶体管噪声贡献并提高放大器增益.采用高Q 值的金丝键合线电感L S 组成发射极电感反馈结构保持放大器良好的稳定性，并参与输入阻抗实部匹配.考虑三极管在电流密度一定的条件下，其最小噪声系数将独立于晶体管大小.并且，共射共基极放大器的线性度与集电极工作电流I C 正相关.因此，在功耗范围内采用大尺寸、低电流密度的三极管实现噪声与线性度的折中设计.尽管这将导致输入阻抗的实部低于50 Ω，使输入匹配复杂化，但采用额外的并联电容反馈C F 和L 1、C 1构成的L 型匹配网络仍可以实现输入端噪声与增益的同时匹配.具体如图4所示，Z S 为50 Ω射频端口阻抗经过射频开关接收支路后在RX 端口体现的阻抗值.将L 1、C 1构成的L 型匹配网络输入阻抗设计为射频开关输出阻抗Z S 的共轭以实现最佳输入匹配，输出阻抗设计为共射共基放大器的最优信号源阻抗实现噪声匹配.并联反馈电容C F 将由负载电感L D 与电容C 3、C 4、C 5构成的T 型匹配网络共同组成的输出负载阻抗Z L 引入输入端匹配，因此可以通过调整C F 、Z L 来使看向晶体管的输入阻抗Z T 等于最佳噪源阻抗的共轭来实现增益匹配.由于引入的Z L 不在输入端，不会对先前噪声匹配产生明显影响，至此，也就实现了晶体管输入阻抗不为50 Ω时的输入端噪声与增益的同时匹配.且反馈电容C F 的引入使得反馈增强，稳定性提高，可以减小对L S 尺寸的需求，进一步优化噪声.结合图3、图4，可以推导出具体的输入阻抗为：Z IN =1sC 1//(sL 1+Z T )（1）Z T =Z 1s ()Z L +1sC FZ L ωT +s ()Z L +1sC F（2）Z 1=r BB +L S g m C BE +sL S +1sC BE（3）ωT =g m C BE（4）其中，C 1、L 1分别为L 型输入匹配的电容、电感，Z L 为负载电感L D 与电容C 3、C 4、C 5构成的T 型匹配网络共同组成的输出负载阻抗，C F 为并联反馈电容，r BB 为三极管小信号模型中的基极电阻，L S 为发射极反馈电感，g m 为三极管跨导，C BE 为三极管基极与发射极间寄生电容.当接收机接近信号源时，会接收到较大功率的信号，此时需要Bypass 功能对大功率信号进行旁路，避免信号超出接收电路动态范围，保护低噪声放大器不被损坏.当工作在Bypass 模式时，开关S 1、S 2、S 3、图2 单刀双掷开关原理图Fig.2 Schematic of single pole double throw switch图3 低噪声放大器原理图Fig.3 Schematic of the proposed dual-mode low noise amplifier图4 输入匹配原理图Fig.4 Schematic of the input matching network79湖南大学学报（自然科学版）2023 年S4断开，切断LNA通路.开关S5、S6打开，借由S5、S6开关的导通电阻与电阻R2和电容C7所在的支路一同构成T型衰减结构，并可以通过电容C6、C8分别调节Bypass模式下的输入、输出匹配特性，通过电容C7调整带内衰减平坦度，实现Bypass模式的信号衰减功能.1.3 线性度提升偏置电路设计偏置电路为晶体管提供合适的静态工作点.传统的有源偏置电路常采用电流镜结构，如图5所示.晶体管集电极电流I C与基极-发射极之间电压V BE的关系可写为：I C=I S exp(V BE V T)（5）式中：V T为热电压；I S为饱和电流.上式得出，当图5中晶体管Q2与Q3具有相同V BE 时，电流镜左右两边必然流过相同的电流.这就是电流镜的工作原理.假设LNA共射管Q CE叠加射频信号后，式（5）可改写为如式（6）所示，其中V RF为输入射频信号幅度.经过泰勒展开后可得式（7）.I C=I S expéëêêV BE+V RF·sin ()2πft V Tùûúú（6）I C≈I S exp (V BE V T)éëêê54+sin (2πft)-cos ()4πft4ùûúúV RF V T（7）由上式可以得出，射频信号的输入会给集电极电流I C引入额外的直流分量，且随着输入射频信号增大，I C的直流部分将迅速升高.这意味着，随着输入射频信号增大，升高的I C将使得基极电流几乎同步升高，在镇流电阻上产生更大的压降，迫使共射管Q CE直流偏置电压降低，晶体管跨导下降，进而带来放大器增益的下降，使得放大器的1 dB压缩点提前到来，影响LNA线性度表现.因此，为提高LNA的线性度，本文采用如图6所示的动态偏置电路对LNA进行偏置.I Bias采用基准模块产生的恒定电流.将原本的镇流电阻R拆分为电阻R2、R3，则Q CE基极电流增大在R3上产生的额外压降仅会使得Q2各极电位同步抬升，避免了上述传统结构中镇流电阻对LNA线性度的影响.当LNA工作在小信号情况时，该偏置电路为放大器晶体管提供稳定偏置.而当输入射频信号增大，使得LNA共射管Q CE基极电压出现下降时，Q1基极电压将随之降低.同时，泄露的射频电流经C1流入R1，抬升Q1发射极电压，使得Q1集电极电流减小.此时，I Bias中将有更多电流成为Q2的基极电流，并经过Q2的电流放大作用，产生更多电流流入Q CE基极.最终，额外电流的注入将提高Q CE偏置电压，延缓Q CE跨导下降导致的放大器增益下降，实现动态偏置效果，提高LNA线性度.仿真得到在使用上述两种偏置电路时，Q CE晶体管基极-发射极电压V BE随输入功率变化的关系如图7所示.从图7可对比得出，使用传统电流镜偏置的晶体管V BE在输入功率高于-10 dBm后出现快速下降，并在输入功率达到+5 dBm时，已下降约200 mV.而同等条件下，采用动态偏置电路结构进行偏置的晶体管V BE仅下降10 mV.以上结果表明，动态偏置电图5 传统电流镜有源偏置电路原理图Fig.5 Schematic of traditional active bias circuit usingcurrent mirror图6 动态偏置电路原理图Fig.6 Schematic of dynamic bias circuit 80第 10 期傅海鹏等：2.4 GHz 频段射频前端高线性度SiGe 低噪声放大器设计路可以更好地稳定放大器的静态工作点，减弱输入功率升高时，晶体管跨导变化导致的增益下降，改善电路的线性度.2 仿真及测试结果对比分析本节介绍芯片的仿真与测试结果.芯片的显微镜照片如图8所示.芯片面积为1.23 mm×0.91 mm.测试时，芯片的所有pad 均由金丝键合线连接至片外测试板.测试板照片如图9所示.测试板使用4350板材.S 参数的仿真与测试结果对比如图10所示.仿真结果表明，在2.4 ~2.5 GHz 内，LNA 的S 21为15.1~15.5 dB ，S 11<-20 dB ，S 22<-13.8 dB.测试结果表明，在相应频带内，S 21为14.6 ~15.2 dB ，S 11<-18 dB ，S 22<-9.8 dB. S 参数的测试结果与仿真结果一致性较高.噪声系数的仿真与测试结果对比如图11所示.在2.4 ~2.5 GHz 内，仿真噪声系数<1.85 dB ，实测噪声系数在1.9~2.06 dB 内.噪声系数的仿真与实测结果相差接近0.2 dB ，主要为测试板射频走线及接头损耗所致，可以认为仿真与测试结果一致.图12及图13展示了LNA 线性度测试结果.测试结果表明，该LNA 在中心频点2.45 GHz 处输入1 dB图7 电路使用传统电流镜偏置与动态偏置的V BE 随输入功率变化Fig.7 V BE versus input power for circuit using conventionalcurrent mirror bias and dynamic bias图8 芯片显微镜照片Fig.8 Microscope photo of the chip图9 测试板照片Fig.9 Photo of the test board图10 S 参数仿真与测试结果Fig.10 Simulation and test results of S-parameters图11 噪声系数仿真与测试结果Fig.11 Simulation and test results of noise figure81湖南大学学报（自然科学版）2023 年压缩点接近-2.7 dBm ，其输入三阶交调点超过+12 dBm. LNA 实现了较优的线性度表现.表1展示了本设计与近年其他低噪声放大器的性能比较结果.从对比结果可以看出，本文所设计的低噪声放大器各项性能指标较为均衡，增益较高，噪声系数相对较小，且本设计的输入三阶交调点指标较为突出，该低噪声放大器具有较为优秀的线性度水平.3 结 论本文提出了一款基于SiGe 工艺的高线性度低噪声放大器.设计采用电容反馈结构和L 型输入匹配实现放大器增益与噪声的同时匹配优化，并采用改进的动态偏置电路提升LNA 的线性度表现.实测结果表明，在2.4 ~2.5 GHz 的工作频带内，电路增益为14.6 ~15.2 dB ，噪声系数在2.1 dB 以内，输入输出匹配良好，且整体仿真结果与加工实测结果表现出较好的一致性.线性度测试结果表明该LNA 在中心频点2.45 GHz 处输入1 dB 压缩点接近-2.7 dBm ，电路输入三阶交调点达到了+12 dBm ，所设计的低噪声放大器具有较高的线性度.参考文献［1］胡锦，翟媛，郝明丽，等．应用于WLAN 的SiGe 射频功率放大器的设计［J ］．湖南大学学报（自然科学版），2012，39（10）：56-59．HU J ，ZHAI Y ，HAO M L ，et al ．Design of SiGe RF poweramplifier for WLAN ［J ］．Journal of Hunan University （NaturalSciences ），2012，39（10）：56-59．（in Chinese ）［2］LI C J ，WANG X X ，JAIN V ，et al ．2.4/5.5GHz LNA switchdesigns based on high resistive substrate 0.35um SiGe BiCMOS ［C ］//2015 IEEE 11th International Conference on ASIC （ASICON ）． Chengdu ：IEEE ，2016：1-4．［3］刘祖华，刘斌，黄亮，等．应用于WLAN 的低噪声放大器及射频前端的设计［J ］．电子技术应用，2014，40（1）：38-40．LIU Z H ，LIU B ，HUANG L ，et al ．Design of low noise amplifier and RF front-end for WLAN ［J ］．Application of ElectronicTechnique ，2014，40（1）：38-40．（in Chinese ）［4］KANG B ，YU J ，SHIN H ，et al ．Design and analysis of a cascodebipolar low-noise amplifier with capacitive shunt feedback under power-constraint ［J ］．IEEE Transactions on Microwave Theoryand Techniques ，2011，59（6）：1539-1551．［5］KIM T W ，KIM B ，LEE K ．Highly linear receiver front-endadopting MOSFET transconductance linearization by multiple gated transistors ［J ］．IEEE Journal of Solid-State Circuits ，2004，39（1）：223-229．［6］DAVULCU M ，ÇALıŞKAN C ，KALYONCU İ，et al ．An X-bandSiGe BiCMOS triple-cascode LNA with boosted gain and P1dB ［J ］．IEEE Transactions on Circuits and Systems II ：Express Briefs ，2018，65（8）：994-998．［7］LUO Y B ，SHI J A ，MA C Y ，et al ．A high linearity SiGeHBT图12 输入1 dB 压缩点测试结果Fig.12 Test results of input 1 dB compression point图13 输入三阶交调点测试结果Fig.13 Test results of input-referred third-order intercept point表1 低噪声放大器性能总结Tab.1 Summary of the low noise amplifier performance文献文献［13］文献［14］文献［15］本文工艺CMOS SiGe SOISiGe 增益/dB 11.213.51514.6 ~15.2噪声系数/dB3.92.81.82.06输入1 dB 压缩点/dBm――-8.5-2.7输入三阶交调点/dBm3.9-1.53.51282第 10 期傅海鹏等：2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计LNA for GPS receiver［J］．Journal of Semiconductors，2014，35（4）：045001．［8］ZHANG H，SÁNCHEZ-SINENCIO E．Linearization techniques for CMOS low noise amplifiers：a tutorial［J］．IEEE Transactionson Circuits and Systems I：Regular Papers，2011，58（1）：22-36．［9］饶忠君，张志浩，章国豪．2.3～2.7 GHz双模式低噪声射频接收前端全集成芯片的设计［J］．电子技术应用，2021，47（7）：17-20．RAO Z J，ZHANG Z H，ZHANG G H．Design of a 2.3~2.7 GHzdual-mode low-noise RF receiver front end［J］．Application ofElectronic Technique，2021，47（7）：17-20．（in Chinese）［10］井凯．SiGe HBT低噪声放大器的研究［D］．西安：西安电子科技大学，2016．JING K．Research on SiGe HBT low noise amplifier［D］．Xi’an：Xidian University，2016．（in Chinese）［11］NGUYEN T K，KIM C H，IHM G J，et al．CMOS low-noise amplifier design optimization techniques［J］．IEEE Transactionson Microwave Theory and Techniques，2004，52（5）：1433-1442．［12］曾健平，樊明，陈铖颖，等．应用于眼压信号检测的低噪声前置放大器设计［J］．湖南大学学报（自然科学版），2017，44（8）：112-116．ZENG J P，FAN M，CHEN C Y，et al．Design of low-noisepreamplifier for application of intraocular pressure signal-detection［J］．Journal of Hunan University （Natural Sciences），2017，44（8）：112-116．（in Chinese）［13］陈福栈，甘业兵，罗彦彬，等．一种2.4 GHz多模块集成CMOS 射频前端芯片［J］．微电子学与计算机，2020，37（12）：27-32．CHEN F Z，GAN Y B，LUO Y B，et al．A 2.4 GHz multi-moduleCMOS RF front-end chip［J］．Microelectronics & Computer，2020，37（12）：27-32．（in Chinese）［14］刘启，甘业兵，黄武康．一种2.4 GHz SiGe全集成射频前端电路［J］．微电子学与计算机，2020，37（10）：7-12．LIU Q，GAN Y B，HUANG W K．A 2.4 GHz SiGe full integratedRF front-end［J］．Microelectronics & Computer，2020，37（10）：7-12．（in Chinese）［15］PARAT D，SERHAN A，REYNIER P，et al．A linear high-power reconfigurable SOI-CMOS front-end module for WI-FI 6/6Eapplications［C］//2022 IEEE Radio Frequency Integrated CircuitsSymposium （RFIC）． Denver，CO：IEEE，2022：39-42．83。