下载文档原格式
基于FPGA和单片机的数字存储示波器摘要：随着时代的发展，示波器作为电子行业中一种常用的测试工具，在电子技术工作中起着不可替代的作用。
目前新的技术应用越来越多，用户的测试需求不断变化，然而市面上的数字存储示波器大多价格昂贵、体型庞大，很难携带或者安放，对于一些只进行简单测量不太实用。
数字存储示波器是20世纪70年代，发展起来的一种新型示波器。
今后市场的发展让示波器需要面对更多的应用，数字示波器功能集成趋势明显，与此同时，除了追求强大的功能以外，外观精美、款式小巧，便于携带也成为一个发展趋势。
本次设计利用单片机、FPGA和AD设计一款大众化的数字滤波器，成本低、体积小、便于携带、使用方便，能够完成基本的测试，如：存储并显示波形，测量信号的频率、幅度等。
1 方案论证与比较1.1 方案一：DSP+FPGA开发起来比较灵活，升级也较为容易，通用性较强。
同时利用了DSP运算速度来提高整个系统的算法效率；同时采用这种架构开发起来相对比较简单，因为它结合了FPGA 和DSP两者的优点。
所以它适合于实时信号处理。
在实时信号处理的过程中，对DSP的速度要求高，这样能同时使得整个系统既有其高速的处理速度，同时也不失其灵活性。
但是DSP在和与外围电路接口的时候，比如说LCD显示器和键盘电路进行通信的时候，因为DSP速度非常快。
而LCD和键盘的速度都很慢，DSP的优势没有得到利用。
1.2 方案二：利用超大规模可编程器件FPGA来控制高速A／D转换器和RAM实现高速数据采集，并且用它来进行数据的存储与处理。
由于超大规模可编程器件是全硬件的，所以速度快，稳定性好，利用较少的外围器件就可以实现复杂的逻辑和时序控制功能，是较为理想的方案。
这种方案实际上是一种片上系统(System On Chip)，即用单个芯片完成所有的控制与数据处理，并且还是全硬件的。
但是该方案实现起来非常困难，并且成本非常高，所以没有采用这种方案。
1.3 方案三：该方案采用FPGA和MSP430单片机来实现。
关于FPGA多处理器的数字存储示波器研究1．引言随着电力电子和通信技术等行业的高速发展，示波器作为产品设计和调试中不可或缺的一个仪器得到了广泛的应用。
由于工程师对示波器的要求也越来越高，数字存储示波器以其强大的分析计算功能逐渐取代了模拟示波器。
实时采样率、实时带宽是衡量数字存储示波器的两个重要指标，然而工程师往往忽略了另一个重要指标——波形捕获率[1]。
波形捕获率是指示波器的采样时间占总测量时间的比例。
波形捕获率小就会漏掉许多待测波形，就很难观察到波形中的偶发事件。
波形捕获率取决于整个示波器的采样、处理、存储和显示模块的结构。
如图1，这是传统数字存储示波器的整体架构，待测信号经过放大器，由A/D 进行采样，采样的数据由处理器控制存入内存，处理器经过分析、计算参数等再将波形显示到显示器。
处理器在进行数据存储和处理的这段时间是不能进行采样的，那么这段时间就是所谓的“死区时间”，一般示波器的采样时间只占总测量时间的1%，因此大多数的信号信息丢失，这就大大降低了产品调试的效率[2]。
本文提出一种多处理器并行处理的数字存储示波器，有效的提高了整体的测量效率，不仅减少了“死区时间”，还提高了波形捕获率，对电路中的故障调试的速度也得到提高。
2．系统结构本文提出一种基于FPGA 的多处理器的数字存储示波器的架构，提高示波器的波形捕获率。
传统示波器之所以波形捕获率低下主要是因为单个处理器既要控制采集数据又要完成后期的处理和显示，这种串行结构导致浪费了很多的时间。
所以本文针对这种串行结构提出一种高效的并行处理结构的示波器，其基本结构所示。
处理器的数字存储示波器主要分为以下五个部分：信号调理及触发模块、并行波形采集模块、波形协处理模块、核心处理器及显示模块。
3．各模块设计3.1 乒乓采集模块本示波器的前端信号处理模块与传统示波器一样，使信号满足A/D 采样的要求。
传统示波器使用单个处理器对A/D 采样进行控制，这样当一次采样完成后就不能继续采样了，因为处理器要将采样存储器中的数据转移到内部存储器中进行处理。
第九届电子设计竞赛论文所在院系：电控学院题目：基于FPGA嵌入式的双通道数字存储示波器作者：朱俊兰方威夏俊伟指导老师：柴钰二○一一年五月基于FPGA嵌入式的双通道数字存储示波器摘要：本设计是以FPGA为核心，结合衰减电路、程控放大电路、ADC采样、整形测频电路以及VGA显示模块实现了双通道数字存储示波器的设计。
用户可以获取当前输入波形的峰峰值、频率等信息，另外用户可以对波形实现存储和回显功能。
双通道的设计使得用户可以同时观察和对比两路波形，设计时充分利用了FPGA的高速数据处理能力，嵌入了诸多IP 软核组成SOPC系统，尤其是NiosII软核的嵌入，使得在一块FPGA上完成了数据采集、存储、处理、显示等所有功能，使得系统更为简洁、稳定。
关键词：FPGA NiosII SOPC VGA ADS830E1、引言数字存储示波器（Digital Storage Oscilloscopes，简称DSO)是随着数字模拟电路技术和数字处理技术（尤其是微型计算机的发展）的发展而日益强大的一种具有存储波形功能的示波器。
和传统示波器相比，数字示波器具有体积轻巧功耗低、使用方便且波形可存储，对波形可以进行复杂数学分析等优点。
在诸多领域中，数字示波器已经完全取代模拟示波器，但是在国内，数字示波器的市场一直为外国厂商（安捷伦、泰克等）虽占据，而且价格不菲，这样，对于像我们学生这样的消费者根本无法支付，那么，本文就基于此，研究探讨了一种基于FPGA的DIY示波器的方案。
经过我们的不断测试，在低端场合，这样一款数字示波器完全合乎需求。
2、方案设计2.1总体方案描述系统的组成框图如图2.1所示，包括输入信号耦合选择、双路程控衰减放大、数据采集存储、数据处理、数据显示等部分。
信号分别从通道1、通道2输入，送入程控放大（衰减）电路进行放大（衰减），再对被放大（衰减）的信号进行电平调整后，送入高速ADC 对信号进行采样，FPGA则用于完成系统高速采样信号的存储及分频，并将波形显示在显示模块上。
基于FPGA的数字存储示波器设计耿新力;王中训【期刊名称】《电视技术》【年(卷),期】2013(37)9【摘要】An optimized method of data collection is proposed to complete the digital storage oscilloscope,which is supported by FPGA as its controller platform and the necessary peripheral circuits.The system uses FPGA high-speed digital signal processing and embedded of many modular circuits and soft-core characteristics,reducing the cost and difficulty of development.The combination of the basic principles of digital storage oscilloscope and signal source with new data acquisition and processing method and the optimization at analog signal preprocessing,data multi-faceted storage,trigger mode,and equal precision frequency measurement.After testing,the system has excellent performance,and all this provides new ideas for the development of new simple digital storage oscilloscope.%提出一个经过优化的数据采集方法,辅以FPGA(Field-Programmable Gate Array)主控制器和必备的外围电路完成了基于FPGA的数字存储示波器的设计.系统最大限度地利用了FPGA的高速数字信号处理能力以及众多硬核和软核内嵌的特性,降低了成本和开发难度.将数字存储示波器及信号源的基本原理和经过优化的数据采集方法相结合,分别在模拟信号预处理、数据多方位存储、触发方式、等精度测频等环节进行创新性优化,经测试,系统性能良好,各项指标均能较好满足要求,为新型简易数字存储示波器的发展提出了新思路.【总页数】4页(P218-221)【作者】耿新力;王中训【作者单位】烟台大学光电信息科学技术学院,山东烟台264005;烟台大学光电信息科学技术学院,山东烟台264005【正文语种】中文【中图分类】TN948【相关文献】1.基于FPGA和单片机的简易数字存储示波器设计 [J], 谭本军2.基于 FPGA 的数字存储示波器对外围芯片的控制设计 [J], 林盛鑫;钟惠球;黄丁香3.基于FPGA的虚拟简易数字存储示波器设计 [J], 雷贵;胡福云4.基于FPGA的手持式数字存储示波器显示驱动设计 [J], 石明江;张禾;河道清5.基于FPGA的数字存储示波器设计 [J], 苏建加;廖聪裕;鲁锦涛因版权原因，仅展示原文概要，查看原文内容请购买。
论文题目：基于FPGA的数字示波器1.摘要 (3)2.原理 (3)3.系统方案对比及分析 (4)3.1.以FPGA来实现整个系统 (4)3.2.采用DSP与FPGA来实现整个系统 (4)3.3.采用FPGA与单片机来实现整个系统 (4)4.系统设计方案 (4)5.系统框图 (5)6.系统技术指标 (6)7.AD模块简介 (6)8.频率测量模块及方案比较 (6)8.1.测周期法 (6)8.2.测频率法 (7)8.3.方法选择及使用 (7)8.4.Verilog设计结构 (8)9.数据处理模块 (9)10.FIFO存储模块 (9)10.1.FIFO_1 (9)10.2.FIFO_2 (9)11.Nios II软核模块 (10)12.VGA显示 (10)13.系统软件构架设计 (11)13. Nios II软件实现 (13)14.1.DMA传输 (13)14.2.1.PIO中断 (14)14.系统的测试和分析 (15)15.总结 (22)16.参考文献 (23)1.摘要随着信息技术的发展，对信号的测量技术要求越来越高，示波器的使用越来越广泛。
数字示波器是模拟示波器技术、数字化测量技术、计算机技术的综合产物，他主要以微处理器、数字存储器、A/D转换器和D/A转换器为核心，输入信号首先经A/D转换器转换成数字信号，然后存储在RAM中，需要时再将RAM中的内容读出，经D/A转换器恢复为模拟信号显示在示波器上，或者通过接口与计算机相连对存储的信号作进一步处理，这样可大大改进显示特性，增强功能，便于控制和智能化。
这种数字示波器中看到的波形是由采集到的数据经过重构后得到的波形，而不是加到输入端上信号的波形。
设计提出一个经过优化的数据采集方法，辅以FPGA为主控制器和必备的外围电路完成了基于FPGA的数字存储示波器的设计。
系统最大限度地利用了FPGA的高速数字信号处理能力以及众多硬核和软核内嵌的特性，降低了成本和开发难度，且性能优良。
