基于直接数字频率合成技术的信号发生器设计

DDS信号发生器设计DDS（直接数字频率合成）信号发生器是一种数字技术制造高质量频率合成信号的装备。

本文将介绍DDS信号发生器的设计原理、关键技术和性能评估。

一、设计原理：DDS信号发生器的设计原理基于数字频率合成技术，其核心是数字信号处理器（DSP）和数字锁相环（PLL）。

DDS信号发生器通过频率控制字（FTW）和相位控制字（PTW）控制DDS芯片的输出频率、波形和相位。

在DDS芯片中，数字频率合成器通过数模转换器将较高的待合成信号转换为模拟信号，进而通过滤波器、放大器等模拟电路产生高质量的输出信号。

二、关键技术：1.高精度的频率合成：DDS信号发生器需要具备高精度的频率合成能力。

此需求需要DDS芯片具备较高的分辨率和较低的相位噪声。

分辨率是DDS芯片产生频率变化最小步进的能力，通常用位数来表示。

较高的分辨率可以确保DDS信号发生器输出的频率表现更加连续平滑。

相位噪声则与DDS芯片的时钟抖动、量化噪声等因素有关，较低的相位噪声能够保证信号在频谱中的纯净度。

2.高动态范围的输出：DDS信号发生器通常需要提供广泛的频率范围和大范围内的输出功率调节。

此需求需要DDS芯片具备高动态范围的输出能力。

动态范围包括频率动态范围和幅度动态范围。

频率动态范围是指DDS信号发生器能够合成的频率范围，幅度动态范围则指DDS信号发生器能够调节的输出功率范围。

通过优化DDS芯片的设计，可以提高输出的动态范围。

3.高速的输出信号更新：DDS信号发生器需要具备快速更新输出信号的能力。

通常，DDS芯片具备更高的时钟频率和更大的内存储存能力可以实现更高的输出信号更新速率。

高速更新输出信号可以保证DDS信号发生器能够满足实时调节信号的需求。

三、性能评估：DDS信号发生器的性能评估包括频率稳定度、相位噪声、调制信号质量等几个方面。

频率稳定度是指DDS信号发生器输出频率的稳定性，通常通过测量短期和长期的频率漂移来评估。

相位噪声则是度量DDS信号发生器输出信号相位纯净度的参数，使用杂散频谱测量方法和相位噪声密度谱评估。

直接数字合成技术可调相信号发生器设计廖建庆【摘要】介绍一种相位可调的信号发生器的实现方法。

利用直接数字合成技术（ DDS）产生数字式移相正弦波信号。

信号生成由CPLD实现，主要包括相位累加器和波形查找表。

以单片机为控制芯片，产生频率控制字和相位控制字送给CPLD，从而可以大幅减轻对单片机速度的要求。

%The paper has presented a new kind of low frequency signal source design method of adjustable phase.The system Produces digital phase-shifting sinusoidal wave signal using DDS .Signal implemented by CPLD, mainly including phase accumulator and waveform look-up table.With the single chip processor as the con-trol chip, produce the frequency control and phase control words to CPLD .It can significantly reduce the speed of single-chip processor requirements .【期刊名称】《洛阳师范学院学报》【年(卷),期】2014(000)002【总页数】4页(P29-32)【关键词】直接数字合成技术;单片机;CPLD;信号发生器;相位调节【作者】廖建庆【作者单位】宁德师范学院物理与电气工程系，福建宁德352100【正文语种】中文【中图分类】TN98在科学研究、生产实践中，常常需要产生稳定的重复波形，如正弦波或者方波.在许多情况下，要求产生波形的频率稳定，能够准确调节，还要求能够产生多路输出信号，这些信号之间的相位保持确定的关系［1］.目前使用的信号发生器绝大部分都是由模拟电路构成，这会使频率达数百兆赫兹，在高频范围内其频率稳定性与可调性好，但是用于低频信号输出时，其需要RC值很大，大电阻、大电容在制造上很困难，参数准确度难以保证［2-3］，而且体积大，漏电损耗也大，加上传统的模拟移相(如:阻容移相，变压器移相等)有许多不足［4］.对此，设计了一种基于DDS技术相位可调的低频信号源，通过结合单片机和CPLD 技术，利用DDS的方法来实现频率、幅度、相位均可调节的低频信号源实现方法.2 系统组成原理基于DDS技术相位可调的低频信号源系统框图如图1所示.图1 系统组成框图利用CPLD、单片机与电子线路技术设计一个可调相位低频信号源.单片机主要实现输出信号的频率、相位差和幅度的设置，输出信号的频率、相位和幅度的显示，向CPLD提供频率控制字和相位控制字.CPLD主要实现DDS 技术，利用CPLD中相位累加器输出的数据作为波形存储器的相位取样地址，通过相位累加器输出的数据读取波形存储器中的数据，再经过模/数转换电路、幅度调节电路和低通滤波器电路，最后产生两路频率、相位差和幅度都可调的正弦信号.2.1 DDS技术原理DDS技术将输出波形的一个完整周期的幅度值都顺序地存放在波形存储器中，通过控制相位增量产生频率、相位可控制的波形.DDS电路包括基准时钟、相位增量寄存器、相位累加器、波形存储器、D/A转换器和低频滤波器(LPF)等模块.DDS的基本原理如图2所示［5］.图2 DDS的基本原理图图中，相位增量寄存器用于寄存频率控制数据，相位累加器能够用于相位累加，波形存储器存储波形数据的一个完整周期幅度值数据，D/A转换器实现数字量转换成模拟量的功能，它将数字量形式的波形幅值数据转化为所要求合成频率的模拟量形式信号，低通滤波器起到滤除高次谐波分量的功能.为保证合成信号的精确度，整个系统必须在统一的时钟下工作.累加器由N位加法器输出的累加寄存器级联构成.每来一个时钟脉冲fcp，加法器将频率控制字M与累加寄存器输出的累加相位数据相加一次，把相加后的结果送至累加寄存器的数据输入端.累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲作用下继续与频率控制字相加.所以，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加.由此，相位累加器在每来一个时钟脉冲输入时，把频率控制字M累加一次，相位累加器输出的数据就是合成信号的相位，当相位累加器累加满量时就会产生一次溢出，完成一个周期的动作，这个周期就是DDS合成信号的周期，累加器的溢出频率就是DDS输出的信号频率.相位累加器中的数据设为24位，把输出数据的前11位作为波形存储器的相位采样地址，当相位累加器加一个频率控制字(频率控制字也为24位)，通过相位累加器数据的前11位读取波形存储器中的数据，这样就可把存储在波形存储器内的波形抽样值(二进制编码)读出，完成相位到幅度值的转换.波形存储器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅度值转换成所要求合成频率的模拟量形式信号.低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号.DDS在相对带宽、频率转换时间、高分辨率、相位连续性和正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能.DDS输出的信号频率可以由下式给定:式中:f0为输出信号频率，M为频率控制字，fcp为系统时钟频率，△f为信号分辨率，N为相位累加器的位数.通过分别设定频率控制字M、相位累加器的位数N和系统时钟频率fcp，就可以按要求产生任意频率的输出信号.基于DDS技术的数字式移相信号发生器的主要模块如图3所示.图3 DDS技术的数字式移相信号发生器主要模块框图2.2 DDS系统参数确定1)确定系统时钟频率fcp不妨设输出信号最高频率为fmax、最高频率fmax下的最少采样点数为Smin，则有由式(2)确定系统时钟频率fcp的下限值.同时又要满足输出信号频率分辨率计算公式fmax·Smin=1kHz × 2048=2.048MHz，fcp≥2.048 MHz，为了方便获得时钟脉冲，取fcp=24 MHz .2)确定相位累加器的位数N因为信号频率分辨率△f=fcp/2N，所以2N=fcp/△f，即2N=10MHz/20Hz=24 ×106/10=10 ×105=2400000.因为220=1048576，221=2097152，而220 ﹤2400000 ﹤221，所以，相位累加器的位数N的最小值应为21bit.一方面，N的最小值21bit已大于2Byte，另一方面，考虑适当提高系统的频率分辨率，所以综合这两个方面，取N=24.由此可见，系统的频率分辨率为△f=24MHz/224=1.4304Hz.此时输出信号的频率分辨率为1.4304Hz，可满足精度的设计要求.3)确定频率控制字M的位数由式(1)可以求得频率控制字为由上式可知，频率控制字M的最大值出现在输出信号频率f0max=1 kHz的时候，则Mmax=224 ×1 ×103/24000000=699.050667由于 29=512，210=1024，而29 ＜699.050667＜210，因此取频率控制字M的位数为10 bit.系统中的24 bit相位累加器实现对频率控制字的累加，为了实现这种累加而将10bit的频率控制字扩展成24bit，扩展的具体方法是在上述10bit频率控制字前面(左边)添加14个逻辑0即可.4)确定波形存储器的地址位数W本系统决定存储信号一个周期的幅度值采样点数为2048，因此波形存储器的地址位数W=11.5)确定量化字长D信号一个周期的幅度值采样量化字长D对输出信号的失真度影响很大，本系统决定取量化字长D=8bit.这样的话，系统中的D/A转换器的字长也应该是8bit.6)确定相位控制字K的位数如果“相位加法器”采用10bit加法器实现，既以“相位累加器”的输出结果之高10位，作为被加数，则有式中:θ是相位差，K是相位差为θ 时对应的相位控制字.K的最大值出现在θ 取最大值359°时，即则相位控制字K的位数取11 bit就能满足设计任务关于移相的要求(分辨率为0.2°，移相范围是0～359°).若“相位加法器”采用24 bit加法器实现，则上述11 bit的相位控制字应扩展成24 bit，具体扩展方法是在上述11 bit相位控制字后面(右边)添加13个逻辑0即可.3 部分主要电路实现3.1 幅度调节电路设计电路由DAC0832和LM324N 组成，通过控制DAC0832的基准电压VREF来控制输出信号的幅度.通过单片机发出的数字量不同，来控制调幅的这块DAC0832的输出电流Iout1，使其输出电压改变.DAC0832的输出端V0作为后两块D/A转换器的DAC0832的基准电压VREF，所以通过基准电压VREF的大小可以控制后两块DAC0832输出端V0的大小.因此可实现幅度调节的功能.幅度调节电路如图4所示.图4 幅度调节电路3.2 相位调节电路设计相位调节电路可以用来检测两路输入正弦波的相位差.电路有两路正弦信号输出通道，通过单片机提供的相位控制字调节另一路信号的相位，从而调节两路信号的相位差，当第一路信号调节好频率输出时，使相位控制字与其相位累加器中的数据相加，可以改变相位累加器前11位的数据，从而改变读取波形存储器中的数据，实现了改变第二路信号的相位.电路由同相放大电路、迟滞比较器和反向器构成，其实现电路如图5所示.图5 相位调节电路3.3 波形查表电路和D/A转换电路波形查表要解决正弦信号在一个周期内的采样问题，采样值的个数根据相位差要求，拟采用2048个采样点，达到较高的移相精度，且波形查找表设计为8位数字量输出.相位差分辨率实际己达到360° ÷2048=0.1757°.可以通过C语言编程来获得正弦查找表的采样值，并将8bit的采样值分别存放在两块8bit 的2716存储器中.波形查表电路如图6所示.对于D/A转换电路，D/A转换器的转换速率首先要考虑，要实现所需的频率，D/A的转换速度要大于fmax·Smin.然后根据D/A转换器字长所带来的误差，决定D/A的位数.由此选择D/A转换器的型号.通过分析比较，本设计采用数/模转换器DAC0832芯片，该数/模转换器具有8位高速，片内带数据锁存器，电流输出，输出电流稳定时为1μs，功耗低.图6 波形查表电路和D/A转换电路路4 系统软件设计在设计中，系统通过汇编语言和VHDL硬件描述语言来编写程序，完成信号的产生和控制设计.此次设计采用的 CPLD是 ALTERA公司的EPM7128S，而ALTERA 公司的可编程逻辑器件和器件的软件开发平台MAX +plusⅡ具有广泛的应用.汇编语言则主要完成单片机对信号的控制功能的编制.系统的主程序流程如图7所示.图7 主程序流程框图5 结束语为实现相位、频率、幅度均可调的低频信号源，一种直接数字合成技术可调相信号发生器实现方法.结合单片机和CPLD实现对信号源的控制，介绍了DDS技术的基本原理和参数配置方法，主要介绍了系统的相位调节电路、幅度调节电路和通信接口电路的实现方法，同时介绍了频率调节的基本原理，通过对系统的硬件配置实现了相位、频率、幅度均可调的数字电源设计.参考文献［1］薛延侠，赫建国.CPLD 实现DDS信号源的设计［J］.现代电子技术，2005，210(19):73-76.［2］彭建亮，朱凡.基于单片机和CPLD的数字式移相信号发生器的设计［J］.仪器仪表用户，2005，12(3):19-21.［3］廖建庆，梁国祥.基于DSP的高压容型电气设备介质损耗测量仪设计［J］.陕西科技大学学报:自然科学版，2012，30(4):102-105，109.［4］王庆，刘涤尘.基于CPLD的高精度可程控多路信号源［J］.仪表技术与传感器，2005(3):36-38.［5］李小波，孙志勇，刘春生.基于CPLD和单片机的低频信号源设计［J］.仪表技术与传感器，2005(11):46-48.。

基于数字频率合成DDS的正弦信号发生器设计
1 引言
直接数字频率合成DDS(Direct Digital Syndaesis)是实现数字化的一项关键技术，广泛应用于电信与电子仪器领域DDS 通常是在CPLD 或FPGA 内设置逻
辑电路实现的，但由于DDS 输出受到D/A 转换器的速率及D/A 转换后I/V 转
换中运放的带宽增益和响应时间的限制，CPLD 和FPGA 内部实现方案在高频段信号幅值已不稳定。

因此，这里介绍一种基于DDS 器件AD9851 的信号发
生器设计方案。

2 AD9851 简介
AD9851 是ADI 公司采用先进CMOS 技术生产的具有高集成度的直接数字频率合成器。

该器件频带宽、频率与相位均可控，内部频率累加器和相位累加器
相互独立，32 位调频字使得其在180 MHz 的系统时钟下输出频率可达0.04 Hz 的高分辨率。

设相位累加器的位数为N，相位控制字的值为FK，频率控制字的位数为
M，频率控制字的值为FM，内部工作时钟为FC，最终合成信号的频率F 相位和θ分别为：
F=FMFC/2N，θ=2πFN/2M
AD9851 的最高工作时钟为180 MHz，实际电路中，外部晶体振荡器的频率为25 MHz，由经内部集成的6 倍频器和高速比较器得到150 MHz 的时钟信号，这样可减小高频辐射，提高系统的电磁兼容能力。

AD9851 内部集成高速DDS 和10 bit 高速A/D 转换器，故无需D/A 转换和I/V，转换等容易影响DDS 输出的单元。

3 系统总体设计方案。

DDS信号发生器设计和实现一、引言DDS（Direct Digital Synthesis）是一种基于数字信号处理技术的信号发生器设计方法。

DDS信号发生器是通过数字的方式直接生成模拟信号，相比传统的方法，具有频率稳定、调制灵活、抗干扰能力强等优势，广泛应用于频率合成、通信系统测试、医疗设备、雷达系统等领域。

本文将介绍DDS信号发生器的设计和实现。

二、DDS信号发生器的原理1.相位累加器：负责生成一个连续增加的相位角，通常以一个固定精度的二进制数表示。

2.频率控制器：用于控制相位累加器的相位角速度，从而控制信号的频率。

3.数字到模拟转换器：将相位累加器的输出转换为模拟信号。

4.系统时钟：提供时钟信号给相位累加器和频率控制器。

三、DDS信号发生器的设计步骤1.确定要生成的信号的频率范围和精度需求。

2. 选择适合的数字信号处理器或FPGA进行设计。

常用的DSP芯片有AD9910、AD9858等，FPGA则可选择Xilinx、Altera等厂商的产品。

3.根据需求设计相位累加器和频率控制器，相位累加器的位数和频率控制器的速度决定了信号的精度。

4.确定数字到模拟转换器的采样率和分辨率，选择合适的D/A转换芯片。

5. 编写控制程序和信号生成算法，包括相位累加器和频率控制器的控制。

可以使用C语言、Verilog HDL等进行编程。

6.进行硬件的布局和连线，将各个组件按照设计要求进行连接。

7.进行电源和接地的设计，确保稳定的供电和减少噪声干扰。

8.进行数字信号处理器或FPGA的编程，烧录控制程序。

9.进行信号输出测试，调整参数和算法，确保生成的信号符合要求。

10.编写使用说明书和性能测试报告，并对信号发生器进行完整性和可靠性测试。

四、DDS信号发生器的实现案例以实现一个简单的正弦信号发生器为例，介绍DDS信号发生器的实现过程。

1.确定生成的正弦信号范围为1Hz~10kHz，精度为0.1Hz。

2. 选择Xilinx的FPGA芯片，根据需要设计12位的相位累加器和24位的频率控制器。

万方数据　万方数据Ｌｌ工２上３厶Ｏ．６８ｕＨＯ．５６ｕＨＯ．４７斗Ｈ０．５６¨ＨＲｌＣｃ４ｃ７ｃａＦ土５０Ｑ１２ｐＦ８２ｐＦ１００ｐＦ２２ｐＦ３３０ｐＦｌ哩ｐＦ＝ｃｊｃ３＝Ｃ２＝ｃ６ｃ８＝ｃＩｏ＝６８ｐＦ１５０ｐｒ２７０ｐＦ１５０ｐＦ．图４９阶抗混叠椭圆滤波器２．３功率放大电路的设计此部分的核心器件是高速运算放大器ＡＤ８１ｌ，ＡＤ９８５２输出的信号经过此功率放大模块后即可得到放大，且能使输出波形清晰、稳定。

功率放大部分由高速运放芯片ＡＤ８１１和甲乙类推挽输出级电路组成。

其电路原理图如图５所示。

由于ＤＤＳ芯片ＡＤ９８５２的输出为一个含有５００ｍＶ直流分量的信号，直接通过高速运算放大器ＡＤ８１ｌ放大输出会产牛截止失真。

因而此部分在ＡＤ９８５２与ＡＤ８１１之间加入了一个隔直电路，使ＡＤ８１１的输入信号不含有直流分量，从而避免了放大后输出发生截止失真。

一１２Ｖ＋１２Ｖ图５功率放大原理图３软件设计由于系统采用了以ＡＲＭ７ＴＤＭＩ—ｓ为内核的微控制器，所以引入ｐＣ／ＯＳ－ＩＩ实时操作系统，此操作系统的源代码是公开的，而且具有可移植、可固化、可剪裁的特性。

ｐＣ／０Ｓ—ＩＩ不支持时间片轮转调度法（Ｒｏｕｎｄ—ｒｏｂｉｎＳｃｈｅｄｕｌｉｎｇ）。

全部ｕＣ／ＯＳ－ＩＩ的函数调用与服务的执行时间具有可确定性，即一８一ｕＣ／ＯＳ—ＩＩ系统服务的执行时间不依赖于应用程序任务的多少Ⅲ。

由于采用了ｕＣ／ＯＳ－ＩＩ操作系统，结合灵活强大的Ｃ编程语言，整个系统的软件设计流程图见图６。

图６系统软件设计流程图程序设计中最重要的是频率控制字设定，其计算公式为：ＦＣＷ＝（ｆＸ２“）低．Ｋ（７）为了更容易地计算ＦＣＷ，用ＶＣ编写了ＡＤ９８５２Ａｓｓｉｓｔａｎｔ软件，用户可以设置系统时钟、幅度、偏移、初相等；该软件可以提供所需的频率控制字和幅值控制字，省去了大量的数学计算，提高了编程效率。

界面如图７所示。

图７ＡＤ９８５２Ａｓｓｉｓｔａｎｔ界面图４测试结果经实际测试证明，该系统可以精确地产生万方数据　万方数据。

基于SOPC技术的直接数字频率合成器设计张新喜许军（装甲兵工程学院控制工程系，北京，100072）摘要：本文详细阐述了一种新颖的基于SOPC技术的直接数字频率器设计方案，详细论述了DDS的工作原理及SOPC设计过程，并对各主要模块进行了时序仿真，达到设计要求。

本设计方案将DDS模块和微处理器模块集成到一个单片FPGA上，使设计出的系统具有集成度高、稳定性好和扩展性强等优点。

关键词：直接数字频率合成；可编程片上系统；现场可编程门阵列；NIOS II；仿真The Design of DDS Device Based on SOPC T echnologyXinxi Zhang Jun Xu（Department of Control Engineering，Armored Force Engineering Institute，Beijing，100072）Abstract：This paper described an original design project of DDS device based on the SOPC technology, particularly discussed the principle of DDS and the design course of SOPC. For the main module, we have given the simulation graph of time. This design integrated the DDS module and the MCU module on a single FPGA chip. So the performance such as integration、stability and expansibility improved much.Keywords：DDS；SOPC；FPGA；NIOS II；Simulation1 引言DDS（Direct Digital Frequency Synthesis）是一种新型的频率合成技术，具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。

DDS信号发生器设计DDS（Direct Digital Synthesis，直接数字合成）信号发生器是一种利用数字技术生成的高精度、高稳定度的周期性信号的设备。

它被广泛应用在电子测试、通信、雷达等领域。

首先是数字频率合成器（NCO），它是DDS信号发生器的核心部件。

NCO的主要任务是根据输入的控制参数（如频率、相位、振幅等），生成相应的数字信号序列。

在DDS信号发生器中，通常采用三角函数公式来生成幅度为1的正弦波或余弦波。

为了提高频率精度，NCO的输入通常由一个高精度的时钟和一个相位累加器组成。

相位累加器根据时钟信号进行累加，并通过查表方式生成相应的输出信号。

第二个重要模块是数字控制模块（DCM）。

DCM主要用于控制DDS信号发生器的频率、相位和振幅等参数。

用户可以通过控制接口输入相应的参数值，DCM会将这些参数值与NCO的输出信号进行运算，并控制相位累加器的速度和方向，从而实现对输出信号的控制。

此外，DCM还可以通过锁相环（PLL）技术来提高输出信号的稳定性和精度。

第三个模块是数字模拟转换器（DAC），它主要负责将数字信号转换为模拟信号。

DDS信号发生器中的DAC要求具有高速、高分辨率和低失真的特点，以保证输出信号的质量。

目前，比较常见的DAC有多比特模数转换器和多片并联数字到模数转换器。

在设计中，需要根据具体应用来选择合适的DAC。

最后是低通滤波器（LPF），其主要作用是滤除DAC输出信号中的高频噪声和杂散成分，保证输出信号的纯净度。

LPF通常采用RC滤波电路或者数字滤波器来实现，其中数字滤波器可以根据需求进行设计，具有灵活性和可调性。

在DDS信号发生器设计中，还有一些其他的关键问题需要考虑。

例如，时钟源的选择和稳定性、电源和地线的布局、抗干扰能力等。

此外，DDS信号发生器的接口设计也非常重要，它可以通过数字接口、模拟接口、触发接口等与外部设备进行连接和控制。

总之，DDS信号发生器设计需要综合考虑多个方面的因素，如精度、稳定性、抗干扰能力、易用性等。

毕业设计设计题目：基于DDS技术的信号发生器的设计与实现基于DDS技术的信号发生器的设计与实现摘要DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。

与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。

本设计采用单片机为核心处理器，利用键盘输入信号的参数，控制DDS的AD9850模块产生信号，信号的参数在LCD1602上显示，完成正弦信号和方波信号的输出，用示波器输出验证。

DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。

时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。

与传统的频率合成方法相比，DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。

使用单片机灵活的控制能力与AD9850的高性能、高集成度相结合，可以克服传统DDS设计中的不足，从而设计开发出性能优良的信号发生器系统。

关键词：单片机直接数字频率合成AD9850 DDSDesign and Implementation of the SignalGenerator Based on DDS TechnologyAbstractDDS is Direct Digital frequency Synthesizer (Direct Digital Synthesizer) English abbreviations. Compared with the traditional frequency synthesizer, with low cost, DDS low power consumption, high resolution and fast converting speed time and so on, widely used in telecommunications and electronic instruments field, is to realize equipment full digital a key technology.This design uses the single chip processor as the core, using a keyboard input signal parameters, control of DDS AD9850 module produce signals, the signal parameters in LCD1602 show that the complete sine signal and square wave signal output, the output with an oscilloscope validation.DDS is A full digital frequency synthesizer, by phase accumulators, waveform ROM, D/A converter and low pass filter composition. The clock frequency after A given, the output depends on the frequency of the signal frequency control word, the frequency resolution depends on accumulators digits, phase resolution depends on the ROM address line digits, amplitude quantization noise depends on the ROM data A word length and D/A converter digits. And the frequency of the traditional method than the synthesis, DDS synthesis signal has a frequency switching frequency of short time, high resolution and continuous phase changes, and many other advantages. Using single chip microcomputer control of the flexible ability and high performance, high level of integration of the AD9850 combination, can overcome the disadvantage of the traditional DDS design, to design the developed good performance of signal generator system.Key word:MCU; direct digital frequency synthesis;AD9850;DDS目录1 引言 (1)2DDS概要 (2)2.1DDS介绍 (2)2.1.1 DDS结构 (2)2.1.2典型的DDS函数发生器 (3)2.2DDS数学原理 (5)3 总体设计方案 (8)3.1系统设计原理 (8)3.2总体设计框图 (8)4 系统硬件模块的组成 (9)4.1单片机控制模块 (9)4.1.1 STC89C52主要性能 (9)4.1.2 STC89C52功能特性描述 (9)4.1.3 时钟电路 (11)4.1.4复位电路 (11)4.2AD9850模块 (12)4.2.1 AD9850简介 (12)4.2.2 AD9850的控制字与控制时序 (14)4.2.3单片机与AD9850的接口 (15)4.3滤波电路设计 (15)4.4键盘控制模块 (16)4.5LCD显示模块 (16)4.5.1液晶显示器显示原理 (16)4.5.2 1602LCD引脚与时序 (17)4.6A/D转换模块 (20)5 软件设计与调试 (21)5.1程序流程图 (21)5.2软件调试 (22)5.2.1 keil编程工具介绍 (22)5.2.2 STC-ISP下载工具介绍 (23)6 硬件电路制作 (24)6.1原理图的绘制 (24)6.2电路实现的基本步骤 (24)6.3硬件测试波形图 (25)7 结论 (27)谢辞 .............................................................................................. 错误！未定义书签。